Система для обмена данными управляющей вычислительной машины с периферийным устройством

Э.ФГ:ГРЦз,д % ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДВПвлЬС 7 ВУ(1 1646326 Союз Соаетскин Социалистицескин Республик(23) ПриоритетГвсударственнвй квинтет СССР па делам нэааретеннй н вткрытнй(72) Автор изобретения Ерило г аявитель(54) СИСТЕМА ДЛЯ ОБМЕНА ДАННЫМИРАВЛЯЮЩЕЙ ВЪЧИСЛИТЕЛЪНОЙ МАШИНЫС ПЕРИФЕРИЙНЫМ УСТРОЙСТВОМ2 Изобретение. относится к вычислительной технике и является усовершенствов нием известной системы, описанной вавт. св, %490 1 3 5,Ь основном авт. св. Ию 490115 описана система, содержащая регистр обме- Вна, периферийный регистр, коммутатор,блок управления, блок выбора приоритета,блок управления периферийным устройством и центральный процессор.Указанная система не обеспечиваетобмен информации между периферийнымустройством и управляющей вычислительной машиной в дуплексном режиме,что снижает пропускную способностьсистемы.Цепь изобретения состоит в повышении пропускной способности системы.Поставленная цель достигается тем,что в систему по авт. св. ИО 490115введены адресный регистр, блок управления адресным регистром, дешифратор,формирователь признака обрашения, формирователь сигнала переклю-ения и выходной коммутатор, причем управляющийвход коммутатора соединен с управляюи.ими входами формирователя признакаобрашения, формирователя сигнала переключения и блока управления адреснымрегистром, выход которого подключен кпервому входу адресного регистра второйвход коммутатора соединен с первымивходами формирователя признака обрап.ения и формирователя сигнала переклточения, выход которого подключен к третьему входу коммутатора, выход формирователя признака обращению соединенсо входом блока управления адреснымрегистром и вторым входом адресногорегистра, третий вход которого подклклчен к третьему выходу блока управления,выходы адресного регистра подключенык адресному входу выходного коммутатораи через дешифратор к третьему входуформирователя признака обращения, информационные входы и выходы периферийного регистра подключены соответственнок информационным выходам и входамвыходного коммутатора, входы и выходыкоторого подсоединены к соответствующимвходам и выходам системы.На чертеже представлена блок-схемасистемы, которая содержит: центральный процессор 1, регистр обмена 2,блок 3 выбора приоритета, блок 4 управления, блок 5 управления периферийнымустройством, коммутатор 6, выходнойкоммутатор 7, периферийный регистр 8,адресный регистр 9, блок 10 управления адресным регистром, формирователь11 признака обращения, дешифратор 12,входы и выходы системы 13 подключаемые к периферийному устройству, форми-.рователь 14 сигнала переключения, шина 15 синхронизации, сигнал на которую подается со второго выхода блока4 управления, и шина 16 синхронизации, на которую сигнал подается изблока 5 управления периферийным устройством,Центральный процессор 1 соединенс регистром обмена 2 шинами,ио которым производится обмен информацией впараллельном коде между процессором 1и регистром обмена 2. Управлениерегистром обмена 2 осуществляет блок4 управления,Источники данных периферийного устройства соединены со входами-выходами13, которые через выходной коммутатор7 связаны с периферийным регистром 8.Сигналы с выхода дешифратора 12через формирователь 14 сигнала переключения подаются на управляющиевх ды коммутатора 6, обеспечивающегов зависимости от режима работы подачуна управляющий вход периферийногорегистра 8 сигналов синхронизации либос соответствующего выхода блока 4управления (шина 15 синхронизаци),либо с выхода блока 5 управления периферийным устройством (шина 16синхронизации) .Управление адресным регистроМ 9осуществляется сигналами, поступающимина соответствующие входы из блока 10управления адресным регистром и изформирователя 11 признака обращения.В исходном попожении сигнал нашине 15 синхронизации из блока 4 управления в периферийное устройствоне выдается. При наличии сигнапа нашине 16 синхронизации, генерируемогоблоком 5 управления периферийнымустройством, формирователь 11 признака обращения вырабатывает сигнац,обеспечивающий по соответствующемувходу установку адресного регистра 9в исходное состояние, которое преобразуется дешифратором 1 2 в сигнал,которым формирователь 14 сигналапереключения переводит коммутатор 6в состояние, обеспечивающее прохождение сигналов синхронизации с гыходаблока 5 управления периферийным устройством на управляющий вход периферийного регистра 8. Кроме того, состояние разрядов адресного регистра 9дешифруется в выходном коммутаторе 7,и тем самым обеспечивается разрьггцепей обмена источников данных, подключенных ко входам-выходам 13, ипериферийного регистра Я,Обмен данными управляющей вычислительной машины с периферийным устройством может производиться как поинициативе цснтрацьного 1,роцессора 1,который формирует в этом случае сигнал, поступающий в бпок 4 управления,так и по инициативе периферийного устройства, которое формирует сигнал,поступающий из его блока 5 управленияпериферийным устройством через блок3 выбора приоритета на соответствующий вход блока 4 управления,Блок 4 управления, получив командунв обмен данными центрального процессора 1 с периферийным устройством,выдает на шину 15 синхронизации последовательность импульсов, С приходомпервого импульса последоватепьности формирователь 11 признака обращения втечение времени действия последовательности импульсов синхронизации на шине15 вырабатывает потенциальный сигнал,которым адресный регистр 9 переводится в режим записи информации. Одно-.временно, блок 10 управления адреснымрегистром по сигналу с выхода формирователя 1 1 признака обращения начинает вырабатывать из последовательности импульсов синхронизации первуюпачку сдвиговых импульсов, которыепоступают на вход синхронизации адресного регистра 9, обеспечивая запись кода .операции (организация передачи информации в одном или обоих направлениях) иадреса входа-выхода 13, поступающегоиз блока 4 управления.Йо окончаийи ашисн информации вац есный регистр 9, состояние разрядоветого регистра дешифруется в выходномпериферийному регистру Р, Кроме того,дешифратор .12 дешифрует и вырабатываетсигнал, который через формирователь 14сигнала переключения выдается нв управляющие входьс коммутатора 6, обеспечивая фсрмирование второй пачки сдвиговьсхимпульсов из последовательности импульсов синхронизации нв сссине 1 Г и подачуэтой пачки сдвиговых импульсов нввход синхронизации периферийного регист йра 8. Одновременно блок 4 управлениявьграбатывает третью пачку сдвиговыхимпульсов, которые прикпадьваются квходу синхронизации регистра обмена 2,Информация с выхода регистра обмена 2 под действием третьей пачки сдвиговых импульсов поступает на входпериферийного регистра 8 и записываетсяв него.Лнапогичссым образом информация20из периферийного регистра 8 переписывается в регистр обмена 2,По окончаний сеанса обмена информацией блок 4 управления прекращаетвыдачу сигнала на шину 15 синхронизации. Формирователь 1 1 признака обращения при наличии сигнала на еговходе по шине синхронизации 16 формирует сигнал, которым адресньсй регистр9 и блок 10 управления адресным регистром переводятся в исходное состояние. В выходном коммутаторе 7 разрываются соединения входов-выходов 13и периферийного регистра 8. На выходе75дешифраторв 12 заканчивается формирование сигнала, обеспечивающего черезформирователь 14 сигнала переключенияи коммутатор 6 подачу нв управляющийвход периферийного регистра 8 сигналасинхронизации с шины 16. Центральный4 Опроцессор 1 осуществляет считываниеинформации с регистра обмена 2 и начинает подготавливать информацию дияследующего сеанса обмена информацией.В периферийном устройстве информация45с периферийного регистра 8 переписывается в соответствующий источник данных, подкпючеииьФ ко вХоду-выходу 13.После этого периферийный регистр 8может бьсть использован в составе пери 56ферийного устройства дпя решения другихзадач, дия чего через коммутатор 6из блока 8 управления периферийным устройством нв вход синхронизации регистра 8 подается сигнал синхронизациис шины 16,Таким образом, введение в системупо авт. св. %490115 ряда дополнительных блоков позволило повысить пропускную способность системы обмене управляющей вычислительной машины спериферийным устройством зв счет одновременной работы нескольких источниковданных в составе периферийссос о устройства,Формула изобретенияСистема для обмена данными управипощей вычисиитепьной машины с периферийным устройством по авт, св.Н. 490115, о т л и ч а ю щ а я с ятем, что, с цепью повьсшения пропускной способности системы, в нее введеныадресный регистр, блок управ;,енияадресныкс регистром, дешифратор, формирователь признака обращения, формироватепь сигнала перекпсочения и выходной коммутатор, причем управщпоцсийвход коммутатора соединен с управняющими входами формирователя признакаобращения, формирователя сигнала переключения и блока управления адреснымрегистром, выход которого подключенк первому входу адресного регистра,второй вход коммутатора соединен спервыми входами формирователя признакаобращения и формирователя сигналапереключения, выход которого подключенк третьему входу коммутатора, выходформирователя признака обращения соединен со входом блока управления адресным регистром и вторым входом адресного регистра, третий вход которогоподкпючен к третьему выходу блока управпения, выходы адресного регистранодкпючены к адресному входу выходного коммутатора и через дешифратор ктретьему входу формирователя признакаобращения, информациощдае входы и выходы периферийного регистра подключенысоответственно и информационным Выходам и входам выходного коммутатора,входы и выходы которого подсоединенык соответствуккцим входам и выходамсистемм,646326 Составитель В, Вертли Техред И. Асталош К Ре ректор Н, Петри авв каз 113/39 Тираж 779 Поцп ЦПИИПИ ГЪсударствениого комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская набвсвое де Филиал ППП Патент, г. Ужгород, ул. Проектная