Интерполятор синус-косинусного сигнала

О П И,с А Н И ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскнн Соцналнстнцескнн Рвсяубянкосудерстееннвй номнтетСовета еенннстраа СССРаа делам нзааретеннйи атнрытнй(23) Приорите 43) Онубликовано 050678. Бтоллетень,РЙ 2145) Дата опубликования описания 1105,78 681.335 (088.8)) ИНТЕРПОЛЯТОР СИНУС-КОСИНУСНОГО СИГНАЛА ЯОИзобретение относится к области измерительной и вычислительной техники и может быть использовано в линейно- угловых измерениях для определения дробных долей порядка интерференции или муаровой картины, для измерения сдвига фазы сигнала относительно фиксированных координат.Интерполяторы синус-косинусного сигнала известны. Одно из известных щ устройств содержит резистивный фазовращатель, набор компараторов, подключенных к его узлам, логическую схе му, соединенную с выходами нуль-органов, реверсивный счетчик, схему пере- )5 носа и схему индикации )11 .Его недостатком является неоправданно большое число нуль-органов,пропорциональное числу дискретов обрабатываемого сигнала.Наиболее близким по технической сущности к изобретению является интерполятор синус-косинусного сигнала,содержащий фаэовращатель с последова-. тельным соединением резисторов, комму татор, входы которого соединены с со, ответствующими выводами фаэовращателя, а, управляющие входы - с соответствующими выходами дешифратора, первый компаратор, вход которого подклю-: 30 чен к выходу коммутатора, реверсивный счетчик дробных долей, подключенный к нему входами реверсивный счетчик целых периодов сигнала и генератор тактовых импульсов 12 . Выход послед. него соединен с первыми входами двух элементов И, вторые входы которых сое. динены с соответствующими выходами первого компаратора. Выходы реверсивного счетчика долей подключены к соответ-. ствующим входам дешифратора.Этот интерполятор проще предложенного, но он имеет низкое быстродействие, которое ограничено предельной скоростью переключения элементов.Целью изобретения является повышение быстродействия.Эта цель достигается тем, что предложенный интерполятор дополнительно содержит второй компаратор, подключенный к крайнему выводу Фаэовращателя, аналого-циФровой преобразователь (йЦП) входы которого связаны с выходом второго компаратора и свторым выходом первого компаратора, блок управления, вход которого объединен с входом второго компаратора, и распределитель импульсов, первый вход сложения ното" рого подключен к выходу первого элемента И. Первый вход вычитания распределителя импульсов подключен к ны ходу второго элемента И, второй вход сложения и второй вход вычитания подключены к соответствующим выходам АЦП, Первый управляющий вход распределите 5 ля импульсов подключен к первому выходу первого компаратора, второй управляющий вход - к выходу блока упранления, остальные управляющие входы связаны с соответствующими выходами всех разрядов реверсивного счетчика дробных долей. Выходы сложения и вычитания распределителя импульсов соединены ссоответствующими входами реверсивного счетчика дробных долей и реверсивного счетчика целых периодов сигнала, Распределитель испульсов снабжен дополнительной группой выходов сложения и вычитания, подключенных к соответствующим входам всех разрядов, кроме младшего, реверсивного счетчика дроб ных долей.На чертеже дана Функциональная схйма ннтерполятора.Он содержит Фазовращатель с последовательным соединением резисторов 25 11-1 ккоммутатор 2, комzараторы 3 и 4, элементы И 5 и б, реверсивннй счетчик 7 дробных долей, дешифратор 8, реверсивный счетчик 9 целых периодон сигна- ла, распределитель импульсов 10, гене ратор тактовых импульсов 11, АЦП 12 и блок управления 13.Устройство работает следующим образом.При подаче на крайние выводы Фазо нращателя напряжений вида 11 ь 1 к ц 7 И П наг " Р )а на средний вывод напряжения - .вида 0 совугол (р мо" жет быть определен по положению точки нулевого потенциала на фазовращателе, 4,1 В исходном состоянии распределитель 10 находится в таком состоянии, при котором выходы элементов И 5 и 6 подключены квходам сложения и вычитания счетчика 7, преобразователь 12 отключен от входон счетчика 9, а счетчики 7 и 9 установлены в нулевое положение, вследствие чего дешифратор .8 замыкает первый ключ коммутатора 2.Под действием напряжений Ц эк р поступающего на вход первого компара тора 3, срабатывает элемент И 5 или б, и импульсы с выхода генератора 11 че-.рез распределитель 10 поступают .соответственно на вход сложения или вычита ния, счетчика 7, Последний через де шифратор 8 осуществляет наследователь" ное переключение ключей коммутатора 2 до тех пор, пока знак входного напряжения компаратора 3 не измениться на противоположный, При этом 60 интерполятор переходит в режим слежения за точкой с нулевым потенциалом.В этом режиме любое изменение фазы .сигнала р приводит к соответствующему последовательному переключению ключей 65 коммутатора 2, между которыми находится точка с нулевым потенциалом. Перенос целых н счетчик 9 по прежнему осу"щестнляется в момент изменения кодасчетчика 7 с 999 на 000.Таким образом, режим слежения заточкой с нулевым потенциалом при малойчастоте входного сигнала аналогичен режиму слежения в известном интерполяторе.Если частота входного сигнала начинает увеличиваться и превышает 1 ящнсто срабатывает блок управления 13.Поддействием его выходного сигнала распределитель 10 отключает ныходы элементов И 5 и б от входов счетчика 7 иподключает к счетчику 9 выходы АЦП 12.Эти переключения проходят не сразу,а по достижении определенного кода Ксчетчика 7 в соответствии с управляю"щими сигналами, поданными на входыраспределителя 10, В результате интерполятор переходит в режим счета целыхпериодов, в счетчике 7 записан код К,а компаратор 3 покдлючен к выноду делителя, соответствующего этому коду.Принципиально код К может быть любым, однако с точки зрения .надежностиработы интерполйтора, он должен отличаться от кодов 000 и 500, при которыхпроисходит перенос импульса н счетчик9 и изменение направления счета счетчика 7. Для надежной работы АЦП 12 навходы компараторов 3 н 4 должны бытьподаны напряжений,"сдвинутые на 90 фВ связи с этим код К удобно выбратьравным К = Н/1 что соответствуетподключению компаратора к среднему выводу фазовращателя,В режиме счета целых периодов импульсы счета поступают с выхода АЦП 12через распределитель 10 непосредственно на входы счетчика 9, а показаниясчетчика 7 неизменны . В этом режимеработа интерполятора возможна вплотьдо частоты т В 1 и ограничиваетсятолько частотным диапазоном работыАЦП 12 и счетчика 9 (к компараторам вэтом режиме требования по точности непредъявляются).При уменьшении частоты сигнала дозначения, меньшего, чем У,рс вос-станавливается исходное состояние блока управления 13 в распределителе 10.При этом АЦП 12 отключается, и осуществляется переходк режиму определениядробных долей периода, как указаноранее. Обратный переход происходит несразу, а только при поступлении навход распределителя 10 сигнала с компаратора 3, т.е. в момент достижениянулевой точкой узла, к которому подключен этот компаратор. При этом обарежима полностью согласованы при прямом и обратном переключении распределителя 10.Таким образом, совместное примене"ние второго компаратора 4, АЦП 12,распределителя 10 и блока управленияформула изобретения Интерполятор синус-косинусного сигб- нала, содержащий фазовращатель с последовательным соединением резисторов,коммутатор, входы которого соединеныс соответствующими выводами фаэовращателя, а управляющие входы - с соответствующими выходами дешифратора,первый компаратор, вход которого подключен к выходу коммутатора, реверсивныйсчетчик дробных долей и, подключенныйк нему входами реверсивный счетчик це"40 лых периодов сигнала, и генератор тактовых импульсов, выход которого соединен с первыми входами двух элементовИ, вторые входы которых соединены ссоответствующими выходами первого ком 45 паратора, выходы реверсивного счетчика долей подключены к соответствующимвходам дешифратора, о т л и ч а ющ и й с я тем, что, с целью повышениябыстродействия, интерполятор дополни 50 тельно содержит второй компаратор,подключенный к крайнему выводу фазовращателя, аналого-цифровой преобразователь, входы которого связаны с выходом второго компаратора и с вторымг 6 выходом первого компаратора, блок управления, вход которого объединен свходом второго компаратора, и распределитель импульсов, первый вход сложения которого подключен к выходупервого элемента И; первый вход вычитания распределителя импульсов .подключен к выходу второго элемента И; второй вход сложения и второй вход вычитания подключены к соответствующим выходам аналою-цифрового преобраэоватф 65 ляг первый управляющий вход распреда 13 позволяет существенно (не меньшечем в М раз) повысить предельную частоту работы интерполятора и одновременно при низких (меньше Гакс) частотах сохранить высокую точность измерения долей периода сигнала. Это позволяет резко увеличить производительность ряда.измерительныхсистем, где наряду с высокой точностьюизмерения в отдельных точках можетбыть обеспечено быстрое перемещениемежду точками с сохранением информацииоб измеряемой величине,Примером такого использования интерполятора может служить поверкаштриховых мер, когда медленное пере-мещение каретки в зоне, близлежащей кштриху, сменяется быстрым перемещением между штрихами. При расстоянии меж.ду штрихами 1 мм и зоне медленногоперемещения около 50.мкм время поверки меры за счет использования режимасчета целых умейьшается более, чемна порядок.В измерительных системах, работающих в динамическом режиме, необходимо обеспечить возможность измерения;долей периода при сравнительно быстромперемещении, т.е. совместить требования к точности и быстродействию.С этой целью распределитель 10 снажен дополнительными выходами сложенияи вычитания,При повышении частоты входного сигнала доРщассрабатывает блок управления 13, й переключается распределитель 10, В результате выходы элементов И 5 и 6 подключаются к входам второй декады счетчика 7. При этом младший разряд счетчика 7 отключается,разрешающая способность интерполятора.уменьшается в й раз(где И - основание счета счетчика 7), а в коммутаторе 2 коммутируется только каждый ключ.Так как тактовая частота т. сохраняется, то одновременно в 10 раз возрастает максимальнодопустимая частота слежения за точкой с нулевым потенциаломи в такое же число раз увеличиваетсяпредельно допустимая частота входногосигнала.При увеличении частоты входногосигнала до Ъ Ракс аналогично отключается второй разряд счетчика 7, ивыходы элементов И 5 и 6 соединяютсяс входами сложения и вычитания старшего разряда счетчика 7, что сопровождается дальнейшим уменьшением разрешающей способности и повышением предельной частоты в 6 раэ.Дальнейшее возрастание частотывходного сигнала до И г,с,цс сопровож. гдается полным отключением счетчика 7.В этом режиме, как указывалось выше,предельная частота входного сигналадостигает Н бивакег(",паксвакс та разрешающая сйособность уменьшается в Н раэ по сравнению с первоначальной и составляет один период входногРсигнала.Последовательное отключение разрядов счетчика 7 и переключение распре(делителя 10 осуществляются в соответствии с заданным кодом К счетчика 7,что обеспечивает согласование режимасчета дробных с режимом счета целых 10периодов сигнала. Таким образом, при некотором усложнении распределителя 10 и блока управления 13 увеличена разрешающая способность интерполятора на всех промежуточ.1; ных частотах входного сигнала отодо И 1.РНйэ МСваксПредлагаемый интерполятор приобретает возможность автоматического сог" ласования точности измерения с часто той входного сигнала. Это расширяетвозможности использования интерполятора в различных измерительных системах, работающих при переменной скорости изменения интерференционной или муаровой картины.610131 О,йпУ Составитель ШелиповаТехред Н, Бабурка КорректорН.Яцемирска техн акт Заказ 3013 9 Т ИПИ Государств по де 113035, Москвараж 826 П нного комитета Со ам изобретений и Ж, Раушская н писноета Министров СССкрытийд. 4/5 Патент, г, Ужгород, ул. Проектная, 4 илиал лителя импульсов подключен к первому выходу первого коммутатора, второй управляющий вход - к выходу блока уп" равления; остальные управляющие входы связаны с соответствующими выходами всех разрядов реверсивного счетчика дробных долей; выходы сложения и вычитания распределителя импульсов соединены с соответствующими входами реверсивного счетчика дробных долей и реверсивного счетчика целых периодов сигнала.2. Интерполятор по п.1, о т л и ч а ю щ и й с я тем, что распределитель импульсов снабжен дополнительной группой выходов сложения и вычитания, подключенных к соответствующим входам всех разрядов, кроме младшего, реверсивного счетчика дробных долей,Источники информации, принятые вовнимание при экспертизе:1. Драпкин М.Я, и др. Автоматичес 1 ская измерительная система к оптическим интерферометрам. Уникальные приборы СЭВ, 1971, В 9, с. 13-1 Е.23 ИерИед Ь,Т.,Уоипа 8 от ЭавИюе Тоой 2 евю аид кевеаеН 1963, Ч. 3, р. 47-59. 5