Устройство для цифрового дифференцирования

(088.8) Гевударстввивый к Сввета Икнввтрвв ав делам пзобрви вткрытвЯ мвтвт ССР Я(84 УСТРОЙСТ Изобретение относится к области цифровой вычислительной техники и может быть применено при построении цифровых интегри. рующих машин с одноразрядными приращеияями, которые часто называют цифровыми дифференциальными анализаторами (ЦДА),Известно устройство цифрового дифференцирования , в котором-на входы нуль-органа (следящего интегратора) подаются с противоположными знаками приращения Ж диффереицируемой функции 1 и приращения (,дх; получаемые на выходе, на вход подинтегральной функции которого поступают выходные импульсы нуль-органа дГ, а. на вход переменной интегрирования - приращения дх аргумента х, по которому требуется дифференци. ровать функцию Е.Эта схема проста и сгронтся из широко применяемых блоков (интегратор, следящий интегратор), но и ней погрешности формирования производной Г могут достигать весьма больших значений.Наиболее близким по технической сущности к предложенному устройству является устройство цифрового дифференцирования 2, содержащее три цифровых интегратора, блок управления, счетчик и делитель, причем выход первого цифрового интегратора соединен с пер; Я ЦИФРОВОРО ДИффЕРЕНЦИРО 3 Гвым входоа нуль-оргайа, второй вход которо.го подключен к выходу второго цифрового ии.тегратора, третий вход-к выходу делителя т( первому входу счетчика, четвертый - к выходу третьего цифрового интегратора, а выфход нуль-органа - к первому входу третьегоцифрового интегратора, второй вход которого соединен с выходом счетчика, и первому входу второго цифрового интегратора,Недостатком известного устройства являетте ся низкая тоЧность.Целью изобретения является повышение. точности цифрового дифференцирования не путем усреднения влияния, либо частичной ом-.пенсации возникающих погрешностей, а йа.ос.иове возможно более полного исключения их ф основных схемных источников.ЗФо достигаетдя тем, что в него введеныдва узла формирования пачек импульсов, при-; . чем входы обоих узлов формирования пачекимпульсов соединены с выходом делителя, а первые выходы, обоих узлов формирования пачек импульсов подключены ко входу делителя; второй выход йервого узла формирования пачек импульсов соединен со входом первого ттифрового интегратора, а второй выход вто рого:узла формирования пачек импульсов подключен ко второму входу второго цифровогоинтегратора и второму входу счетчика.На чертеже показана схема предлагаемогоустройства цифрового дифференцирования,Устройство содержит два одинаковых узлаи 2 формирования пачек импульсов приращения Ф машинной перемеццой 1. каждый цзкоторых состоит иэ двух клапанов усилителя,одноразрядный двоичный делитель 3, двоичный счетчик импульсов 4. трн интегратора 56, 7 без регистров й и блок сравнения 8,состоящий из двух сумматоров 9 и 10, регистранакопителя 11 и нуль. органа 12,Каждый узел формирования пачек импульсов Ж имеет входной и выходцой клапаны 3,14, 5 и 16, на входы которых поданы соответственно импульсы приращения перемецнойинтегрирования 4 х(ду) и машинной переменной М, а так)ке двоичный делительи 18.Выход узла 1 (его выходного клапана)соединец с входом +5, а выход узла 2 - совходом счетчика 4 и входом-интегратора 6..,На вход подинтегральйо функции интегратора 5 поданы импульсы приращения дг, аналогичный же вход интегратора 6 соединен свыходом блока сравнения 8, генерирующегоимпульсы приращения Й искомой производной Г, которые кроме того поданы на вход-переменной интегрирования интегратора 7,Блок сравнения 8 содержит входной суммавр 9, регистр накопитель 11 со своим сумматором 10 и нульорган 12, выход которого является выходом этого блока и всего устройства и целом. Ко входу сумматора 9 подключены выходы интеграторов 5 и 6 (при отсутствиирегистров К ими являются выходы кодов про-.изведения П подинтегральной функции на единичное приращение перемецной интегрирования), выход этого сумматора через сумматор 10присоединен ко входу регистра - накопителя.Выход одноразрядного делителя 3 подключен еще и к цепям сброса кода из регистранакопителя в регистр раэбаланса нуль-орга.ца 12 и кода из счетчика 4 в регистр подинтегральной функции интегратора 7, для которого регистром К служит регистр разбалацсануль. органа 12.Первый импульс ох(гу), пришедший навход узла 1 (2), открывает выходной клапанэтого узла. В результате с выхода узла 1 (2)ца вход перемецной интегрирования делителя и счетчика 3, 4 начинают прступать импульсы приращения машинной персменной й,Двоичные делители 17 и 18 в узлах 1 и 2 одинаковы и осуществляют деление на целое число Х, После прохождения И импульсов дх(ду)выходной импульс с делителя закрывает входной и выходной клапаны узла 1 (2) и поступает ца одноразрядный делитель 3. Таким образомр пачка состоя 1 ая нз и ц(пх)импульсов с 1формируется узлом 1(2)ца интервале, равном М - 1 периодов следования импуль.сов дх(ду).Число пх импульсов а 1 в пачке, формируемой узлом 2, фиксируется счетчиком 4. ПООКоичации )ормпрова)п)Я обеих пачек выход.Иой импульс с оппораэ)ядиоп) Делителя 3 Открывает входные клапаны узлов 1 и 2, послечего каждый из этих узлов получает возможность формирования новой пачки импульсов йдля очередного цикла сравнения,Импульсы пачек разрешают поступление кодов под)1 цтегральных функций г ииз интеграторов 5 и 6, в блок сравцения 8. Сумматоры 9иО обеспечивают в каждом цикле сравненияобразование в регистре-накопителе 1 этогоузла разности ) кодов г и п .кодов (приго этом коды г и Р не остаются постоянными,так как в ходе цикла сравнения на входысоответствующих регистров интеграторов могут поступать импульсы приращения дг и сИ 9.Момент фиксации разбаланса (окончанияцикла сравнения) определяется сигналом с выхода одноразрядного делителя 3, по которомукод разбаланса иэ регистра-накопителя сбрасывается в регистр разбаланса нуль-органа 2блок 8, а код 1) из счетчика 4 в ре.гистр подинтегральцой функции интегратора 7. Знак импульсов й приращенияпроизводной , генерируемых нуль-органон 12определяется знаком кода раэбаланса.В приведенном выше описании, входы переменной интегрирования интеграторов 5 и 6,.к которым подключаются выходы узлови 2,определены для случая, когда переменные хи у на интервале исследования монотонно возрастают, и импульсы их приращения дх, дуположительны, Если импульсы ду отрицательны, то пачки импульсов д 1 с выхода узла 1должны подаваться на вход-(а не +)переменной интегрирования интегратора 5, Если же отрицательны импульсы дх, то аналогичный выход. второго узла нужно присоединить к входу + (а не- ) переменнойинтегрирования интегратора 6,35 В случае, когда импульсы дх или Йу знакопеременцы, необходимо обеспечить автоматическую коммутацию цепи связи соответствующего интегратора с узломили 2. Например,при знакопеременцости импульсов ду выходузла 1 можно соединить с обоими входамипеременной интегрирования интегратора 5 через клапаны, один из которых ( на входе +)открывается положительными и закрываетсяотрицательными, а другой (на входе- )открывается отрицательными и закрывается пощ ложительными импульсами ду. Если знакопеременные обе последовательности импульсов дх,ду,.то такие клапаны должны быть установлены на входах переменной интегрирования какинтегратора 5, так и интегратора 6.Так как цифровые дифференциальные сигнализаторы оперируют только с непрерывными переменными, то изменение знака импуль-сов дх(су) в некоторой точке 1 означает прохождение производной ) " " через4 Ннуль и сильное увеличение периода следования импульсов гх(оу) в окрестности этой точки. Точно так же и изменение знака производной 1 сопряжено с ее обнуленнем,В задачах, решаемых на цифровых дифференциальных анализаторах такие случаи редки, а предложенное применительно к ним схем 60 цое осуществление автоматической коммута5ции цепей с помощью клапанов, устанавливаемых на входах переменной интегрирования ин.тегратора 5 или (и) 6, тривиально,Импульсы Н с выхода нуль-органа 2поступают не только на вход регистра подинтегральной функции интегратора 6, но к навходвпеременной интегрирования интегратора 7, благодаря чему из кода, хранящегося врегистре разбаланса нуль-органа, каждый раэвычитается код и, После обнуления содержимого регистра разбаланса генерация импульсовМ прекращается. Таким образом, число ЛРимпульсов Ж, поступающих в результате цикла сравнения в регистр подинтегралькой функ.ции интегратора 6 компенсирует ту ошибкув значении производной Р, которая имела место в этом цикле и, будучи п,.раз переданнойв регистр - накопитель, определила сформированный в нем код разбаланса,Впрочем, в действительности вероятностьобнуления регистра нуль-органа 2 весьма мала, так как ошибка ЛР, как и само истинноезначение функции 1, за время цикла сравкення не остается постоянной. Поэтому код раз.баланса в общем случае не кратен значению и.Однако это приводит лишь к тому, что послевыработки значения М с избытком в однуединицу знак содержимого регистра разбаланса начинает изменяться с каждой машиннойитерацией, и с той же частотой происходитпульсация единицы в младшем разрядерегистра подинтегральной функции интегра.тора 6, что практически равнозначно обнулению регистра разбаланса и постоянству кода Р. Обновление последнего (изменение навеличину Л(9 начинается. сразу после сигналаоб окончании цикла сравнения и завершаетсялибо на интервале между двумя последователь.ными циклами, либо в начале очередного цикла сравнения. Естественно, что и в этом цикле .сравнения код разбалаиса в регистре-накопителе узла 8 из-за переменности производной Р в общем случае окажется опять ненулевым, Легко видеть, однако, что при достижении истинного значения 1 он будет весьма мало отличатьск от нулевого.В самом деле, если бы цикл сравнения начался в момент одновременного поступленияприращений дх и ду закончился через промежуток времени Тф - в момент следующегоодновременного поступления импульсов дх и дуи каждый импульс ду вызывал бы при этомвыдачу на сумматор блока сравнения кода г,а Каждый импульс дх - кода (1), то приистинном значении последнего в результатеэтого цикла в регистре-накопителе действительно образовался бы нулевой код разбаланса. При таких условиях за время Т прошло бы П, импульсов Оу, следующих с периодом Тт и пимпульсов дх, следующих спериодом Т, т.к. имело бы местоТтбу=Т и, = Т 4откудакпт ТНо в предложенной .схеме числа пи пимпульсов 4 в пачках, формируемых узлами 1,210 6и также управляющих поступлением кодовги (-) в блок сравнения 8, определяются как)где Т - период следования машинных итераций (импульсов д). Таким образом, н Здесь имеет место то же соотношениеПх . Й . Тт птРЗаметим, что это соотношение не являетсявполне точным, потому что зкачения периодов Т и Тт за время цикла сравнения Тгне остаются постоянными. И дело здесь не5 только и не столько в изменении производныхот Х и 1 за малое время Т, сколько в особенностях работы цифровых дифференциальных анализаторов. Ведь даже в том случае,если приращения дх (ду) формируются цифровым интегратором, в регистре подинтегральной функции которого хранится постоянныйкод, а на вход переменной интегрирования поступают импульсы й приращения машинкойпеременной, последователькые значения Т, (Тт),измеряемые числом периодов Т, часто отличаются друг от друга на единицу, потому чтокоэффициент заполнения регистра подинтег.ральной функции не представляется простойдробью видаПри достаточно больших значениях отношении - д - и - - (которые всегда являютсяюТ Тцелыми числами) это не имеет существенного значения и делителямии 8 узлови 2 целесообразно реализовать число М =- 2.Ио при малых значениях х- и т - можетТм Тмоказаться выгодным увеличить это число воизбежание частых появлений поправок Л( счередующимися знаками в значения искомойпроизводной 1,Правда, с возрастанием И снижается частота обновления значения производной Р. Поэтому выбор величины Н должен в каждомслучае сообразоваться как со значениями от.ношений -- и - ,; - так и с ожидаемой скоти яростью изменения функции Р, в соответствиис чем в делителях 17 и 18 узлов 1 и 2 надле-,45 жит предусмотреть обратные связи между ихвыходами и входами их двоичных разрядов,подключаемые нужным образом тумблерами,Эффект повышения точности выполненияоперации дифференцирования предлагаемым устройством, по сравнению с прототипом и другими известнымн его модификациями, определяется применением блока сравнений, в котором правильность полученного значения производной проверяется на основе сопоставленияполных, а не квактовакных изменений соотИ ветствующих интегралов (переносом регистров иэ интеграторов в блок сравнения, рациональной организацией циклов сравнения спомощью узлови 2, и, наконец, использова.нием интегратора 7 для определения ошибки Л в значении производной 1, имевшейвв место в проведенном цикле сравнения, и ее,йемедлеийой компенсации. Последнее обстоятельство приводит к устранению неизбежных для прототнпа колебаний формируемой функцйй 1 отйосительно ее истинного значения 1, ПЕрйбд й амплитуда которых тем боль 1 пе, чем упомянутое в начале описания запаздывание в определении отклонения Р - 1.Эффект повышения точности дифференцироваййя возрастает с увеличением отно. ь тпнк )фтора , - " - (где Т ТУтффГ ф 1 и ф "Г 1 Чм гд фф Ту, Т - периоды следования импульсов приращения соответственно переменных интегрирования Х, т и машинной переменной 11.Предлагаемое устройство строится иэ стандартйых элементов н может быть быстро создано влюбом предприятии, занимающемся разрабогкой и изготовлением цифровой вычислительной техники и в частности машины типа цифрового дифференциального анализатора,. Устройство дЛя.цифрового дифференциро. ванйя, содержащее три цифровых.интегратора; блок сравнения, счетчик и делитель, причем выход первого цифрового интегратора соединен с первым входом нуль-органа, второй вход которого подключен к выходу второго цифрового интегратора, третий вход - к выходу делителя и первому входу счетчика, четвертый к выходу третьего цифрового интегратора, а выход нуль;органа-к первому входу третьего цифрового интегратора, второй вход которого соединен с выходом счетчика, и первому входу второго цифрового интегратора, отличающееся тем, что; с целью повышения 19 точности, в него введейы два узла формирования пачек импульсов, причем входы обоих узлов формирования пачек импульсов соединены с выходом делителя, а первые выходы обоих узлов формирования пачек импульсов подключены. ко входу делителя, второй вы.ход первого узла формирования пачек им- пульсов соединен со входом первого цифрового интегратора, а второй выход, второго узла формирования пачек импульсов подключен ко второму входу второго цифрового итегра- аЕ тора и второму входу счетчика.Источники информации, принятые во внимание при экспертизе;1. Майоров В. Ф. Электронные цифровыеинтегрирующие машины,. Машгиэ, М., 1962.2, Авторское свидетельство СССР М 404095, аф кл, 0 06, 3 /02, 08.09.72.Составитель В. ТарасовТехред О.Луговая Корректор И. Гоксн Тираж 826 Подписное веиного комитета Сов ам изобретений и о ква, Ж 35, Рауаская Патеитэ, г. Ужгород,ета Министров СССРткрытийиаб., д. 4/5ул. Проектиаи, 4