Устройство для возведения в квадрат

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К. АВТОРСКОМУ СВИДОВЛЬСТВУ Своа Сееетсва Сфциалмстмцесаа РеспубликО/3.8 Государственный немнтет Саввта Министра СССР не дндам нзсбретеннй и етнрмтнйлетеиьЬ) Дата опубликования описания 9.0, Ф(72) Авторы изобретения Киевский ордена Ленина политехнический институтим. 80 летия Охтябрьсюй. социалистической революции(71) Заявитель 4) УСТРОЙСТВ Я ВОЗВЕДЕН КВАДРА щне входы триющей шнне н кквадрата числаНедостаткомвысокоебыстродинформацни,Цель иаобре ения в повышении быст о рдстеня,Это достигается тем, что устройство содержнт блок сдвига, выходы которого подключеныко входам второго слагаемого сумматора, двавыхода старшего разряда которого соединеныс информационными входами двух триггеров,управляющий вход блока сдвига соединен сшиной управляющего сигнала н с управляющим входом регистра основания, ннфор.мационные входы которого соедннены с выходами двух элементов И н со входами двухмладших разрядов блока сдвига, остальныеннформацнонные входы которого соедннены свыходами регистра основания,Это позволяет повысить быстродействие устройства, путем формирования разрядов резуль.тата до поступлення всех разрядов операндов.На чертеже изображена функциональнаясхема устройства для возведения в квадрат,Устройство содержит (п + З).разрядныйрегистр 1 квадрата числа (и-разрядность коИэобретенне относится к области цифровой вичислительной техники н может быть нсяользовано в вычислительных машинах, вычислительных средах, арифметических устройствах блочного типа н в специализированных вычнслнтелях, построенных на интегральных схемах.Известно устройство для возведения в квадрат 1, содержащее сумматор, сдвнговый регнстр, регистр квадрата, логические элементы прнема н выдачи информации.Недостаток этого устройства в низком быстродействии, большом объеме аппаратуры ф н невозможности использования в вычислительных средах.Известно также наиболее близкое по технической сущности устройство (2),. содержащее (и + 4) -разрядный сумматор, (и + 3) -разрядный регистр квадрата числа, ннформацнонные входы которого соединены с выходами (и + 2)-х младших разрядов сумматора, а выходы регистра квадрата числа соединены со входами первого слагаемого сумматора, регистр основання, два элемента И, выходы ко- то торых подключены к управляющим входам регнстра основання, первые входы элементов И подключены к тактирующей шине, а вторые входы к шинам информационных входных сигналов, два триггера, выходы которых подключены к шинам выходных сигналов, тактирую 2еров подключены к тактнру. актирующему входу регистра этого устройства является не. йствие прн поразрядном вводещенная двоичная система счисления с цифрами 0,1 и 2. Устройство реализует следующиесоотношеия: К = О= Еп 1 1 х; , К; = Кев )х);1где= 1, п + 3; и - разрядность Х - кодХ представленный 1 - 1 старшим разрядами;М; и К - вспомогательные переменные; Х,У;с(0,1,2, цифры Х и У; Еи 1 )х), и Кез )х),) -1 осоответственно целая и дробная часть числа М;,1 Лифры Х, = 1, Х; = 2 представляются единичными сигналами соответственно на шиах 10 и 9 информационных входных сигналов. Отсутствию сигналов на шинах 9 и 1015 соответствует значение Х; = О.В исходном состоянии триггеры 7 и 8, регистр 1 квадрата числа и регистр 3 основанияустановлены в нулевое состояние, а в сдвнгаюшем регистре, входящем в состав блока 4сдвига, записана единица в первом разряде.К началу каждого 1-го цикла в сдвигавшем регистре, входящем в состав блока 4сдвига, записана единица в 1-м разряде и,следовательно, выходы регистра 3 основанияподключены через блок 4 сдвига ко входам25 сумматора 2 со сдвигом влево (в сторонустарших разрядов) на и -разрядов. В регистре 3 основания, младший (первый) разряд которого имеет вес 2 "записан код2Х, а в регистре 1 квадрата числа(младший разряд этого регистра имеет30 вес 2 "з) записан код КОдин цикл работы устройства включает дватакта. В первом такте управляющий сигналпоступает на тактирующую шину 13. Если Х, = 1, то единичный сигнал присутствуетна шине 10 входного информационного сигнала, В этом случае открывается элемент И 6и сигнал с его выхода через блок 4 сдвига поступает на вход (и+ - )-го разряда сумматора 2, имеющего вес 2. Вместе с тем сигнал с выхода элемента И 6 осуществляет вы 40 дачу кода 2" Х;с регистра 3 основанияна входы блока 4 сдвига, который осуществляет сдвиг этого кода влево на и - 1 разрядов,то есть умножение на 2. Таким образом,с выходов блока 4 сдвига на входы суммато 45ра 2 передаются код 2Х;, + 2 , Сигнал, поступающий на тактирующую шину 13,осуществляет также выдачу кода К с регистра 1 квадрата числа на сумматор 2 сосдвигом на один разряд влево, что эквивалентно умножению на 2. Сумматор 2 формирует5 о код )х); = 2 К:, +2Х;, +2-, что соответствует (1) при Х; = 1. С выхода сумматора 2 и + 3 дробных разрядов коды )Х),представляющие собой значение К; = Кез 1 )х),1записываются в регистр квадрата числа 1, Сумма и перенос, формируюгциеся в (и + 4) -м55разряде сумматора 2, имеют соответственновеса 2 и 2 и представляют собой двухразрядный код У. = Еи 1 Щ. Этот код запи ывается в триггеры 7 и 8, которые такт;1.ютсясигналом на шине 13. Кроме того, си нал, сь 0 выхода элемента И 6 устанавливает в едини 6061563да основаня), (и - - 4) -разрядный сумматор 2, выходы (и + 3) -х младших разрядов которого подключены к информационным входам регистра 1 квадрата числа. Выходы регистра 1 квадрата числа подключены ко входам первого слагаемого сумматора 2 со сдвигом в сторону старших разрядов на один разряд. Устройство. также содержит (и + 1) разрядный регистр 3 основания, и старших разрядов которого выполнены в виде двоичного счетчика, имеющего счетный вход. Кроме этого, регистр 3 основания имеет вход установки в единицу младшего разряда, общие для всех разрядов цепи сдвига на один разряд в сторону старших разрядов, а также цепи выдачи кода и цепи выдачи удвоенного (сдвинутого на один разряд в сторону старших разрядов) кода. В состав устройства входят также блок 4 сдвига, элементы И5 и 6, триггеры 7 и 8. Блок 4 сдвига имеет (и+ 3) выходов, которые подключены ко входам второго ела аемого сумматора 2. К первому и второму информационным входам блока 4 сдви.га подключены выходы соответственно элементов И 5 и 6, а к остальным информационным входам блока 4 сдвига подключены выходы п старших разрядов регистра 3 основания.Выход элемента И 6 подключен ко входу установки в единицу первого разряда регистра 3 основания и к цепи выдачи кода этого регистра, а к цепи выдачи удвоенного кода регистра 3 основания и к счетному входу этого регистра подключен выход элемента И 5.Выход ,. + 4)-го разряда сумматора 2 подключен к информационному входу триггера 8, а выход цепи переноса этого разряда соединен с информационным входом триггера 7, Устройство имеет информационные шины 9 и0 входных сигналов, шины 11 и 12 выходных сигналов, а также тактирующую шину 13 и шину 14 управляющего сигнала. Тактирующая шина 13 соединена с одним входом каждого из элементов И 5 и б, с тактирующим входом регистра 1 квадрата числа и с тактирующими входами триггеров 7 и 8, выходы которых соединены соответственно с шинами 11 и 12 выходных сигналов. Шины 9 и 10 информационных входных сигналов соединены со входами соответственно элементов И 5 и 6, а шина 14 управляющего сигнала подключена к управляющему входу блока 4 сдвига и ко входу цепи сдвига регистра 3 основания, Регистры 1 и 3 должны быть выполнены на триггерах с внутренней задержкой. Блок 4 сдвига может быть построен на основе рядов элементов И.Через элементы И каждого 1-го ряда выходы регистра 3 основания подключены ко входам сумматора 2 со сдвигом на п - 1 разря:" в в сторону старших разрядов, а выходы элементов И 5 и б подключены ко входам соответственно (и + 3 - 1) -го и (и + 1 - ) -го разрядов этого сумматора. Для управления сдвигом на различное число разрядов можно использовать, например, сдвигающий регистр, вь 1 ход каждого разряда которого подключен к управляющим входам блока 4 сдвига.Для представления основания Х и квадра 1 а числа 1 = Х применяется избыточная смеформла изобретения цу младший разряд регистра 3 основания, фор.миря тсм самым код 2Х; + 2"==2 " - Х . Так как триггеры 7 и 8, а такжевходящие в состав регистров 1 и 3, обладаютвну грецией задержкой, то сигналы, соответствующие новым состояниям триггеров, появляются на их выходах после снятия сигналас тактирующей шины 13. При этом сигнал,появляюшийся на шине 12 выходного сигнала, соо 1 ветствуст значению 1; = 1, а на ц инс 11 У, = 2. Отсутствие сигналов на шинах 1 и 2 означает, что 1, = О.При Х, = 2, Х.; = 0 отличие в выполнениипервого такта состоит в следующем: если Х= 2,то к началу первого такта единичный сигнал присутствует на шине 9 информационного входного сигнала. В этом случае по сигналу, поступавшему на тактирующую шину 13, срабатывает элемент И 5. Сигнал с его выходачерез блок 4 сдвига поступает на вход(п+3 - )-го разряда сумматора 2, которомусоответствует вес 2 Этот же сигнал поступает на цепи выдачи удвоенного кодарегистра 3 основания и на выходы блока 4сдвига выдается код 2. В сумматоре 2,при этом формируется код 1; = 2 К + 2 Х;ч,который соответствует выражению (1) приХ = 2. Сигнал с выхода элемента И 5 поступает также на счетный вход регистра 3 основания, формируя в нем код-и1 Х2-и -2-и.1Если Х; = О, то элементы И 5 и 6 в первомтакте не открываются, так как на шинах 9и 10 отсутствуют единичные сигналы, при этомкод на входы сумматора 2 с выходов блока 4сдвига не поступает и в сумматоре 2 формируется код М; = 2 К. что соответствует)при Х, = О. Регистр 3 основания в этом случае пе изменяет своего состояния,Во втором такте 1-го цикла по сигналу,поступающему на шину 14 управляющего сигнала, осуществляется левый сдвиг на одинразряд кода 2 "-" Х;,. в регистре 3 основания, а также сдвиг единицы в сдвигающемрегистре, входящем в состав блока 4 сдвига.После выполнения второго такта в регистре 4основания записан код 2"Сф) К а блок 4сдвига настроен для работы в ( + 1)-м цикле.На этом оканчивается один цикл вычисления.В процессе вычисления очередные разряды результата 1 формируются с запаздыванием на три цикла по отношению к разрядамоперанда Х, имеющим такой же вес. Следовательно, для получения и разрядов результатапосле запятой необходимо выполнить и + 3циклов вычисления,Так как 0,160,1,2), то в устройстве для5 представления можно использовать и неизбыточный двоичный код.Это позволяет формировать разряд результата с задержкой на 4 цикла после вводаразряда основания, имеющего такой же вес,причем величина задержки не зависит от раз 1 О рядности операндов. При разрядной сеткеи:40 быстродействие увеличивается в 10 раз. 15Устройство для врзведения в квадрат, содержащее (и + 4) -разрядный сумматор, (п + 3)-разрядный регистр квадрата числа,информационные входы которого соединены с и + 2)-мя младшими выходами сумматора, 2 о а выходы регистра квадрата соединены с входами первого слагаемого сумматора, регистр основания, два элемента И, выходы которых подключены к управляющим входам регистра основания, первые входы которых подключены к тактирующей шине, а вторые входы к шинам информационных входных сигналов, два триггера, выходы которых подключены к шинам выходных сигналов, а тактирующие входы триггеров подключены к шине тактирующих сигналов и к тактирующему входу регистра 30 квадрата числа, отличающееся тем, что, с целью) всличения быстродействия оно содержит блок сдвига, выходы которого подключены ко входам второго слагаемого сумматора, два выхода старшего разряда которого соединены с информационными входами двух триггеров, управляющий вход блока сдвига соединен с шиной управлякэшего сигнала и с управляющим входом регистра основания, информационные входы которого соединены с выходами дву: элементов И и входамп двух млад ших разрядов блока сдвига, остальные информационные входы которого соединены с выходами регистра основания.Источники информации, принятые во внимание при экспертизе:. Авторское свидетельство СССР о 364936,кз 6 06 Г 738 971. 2. Патент Англии Юо 1390052, кл. б 4 А,09.03,72.606156 тор Н. Тупсное ул. Проектн тентэ, г. Увг едактор И. Трусов аказ 24 ЙИЗ ЦНИИПИ осуд но ЭОЭ 5, М филиал ПППСоставитель МТехреду О. ЛуговТараи 825 твенного коиитета Совета Мнннстлам изобретений и. открытийсква, Ж-Э 5, Раушская наб., д. 4