Цифровой коррелятор с переменным порогом для обнаружения кодового слова

О Л И С А"Н"ЙЕ ИЗОБРЕТЕН ИЯ Союз Советскин Социалистических РеспубликЦ) 557371 Ж АВТОРСКОМУ СВМДИПедЬСТВУ 1) До ид.ву льное к а 22) Заявлено 10, 11,75 51) М, Кл, 506 Р 15/34 2188731 присоединением заявки3) Приоритетсударственный каинтетСовета Мнннстров СССРоо делам нзооретеннйи открытий 77,5 толлетеиь17 683.,32388,8)(45) Дата опубликования описания 09,07.77) Заявитель ЦИФРОВОЙ КОРРЕЛЯТОР С ПЕРЕМЕННЫМ ПОРО ДЛЯ ОБНАРУЖЕНИЯ КОДОВОЕ) СЛОВА об обна 0 Пр ниц Изобретение относится к вычислительной технике и может быть использовано и качестве селектора кодовых комбинаций с регулируемым порогом обнаружения, е,также в качестве мажоритарного элемента.Известны устройства типа корреляторов для селекции кодовых комбинаций из потока цифровой информации, Существуют два способа построения таких устройств: ана лбговый и цифровой.В аналоговых корреляторах цифровая бинарная информация проходит через мноторазрядный последовательный регистр сдвь-. та. Каждый разряд рет истра имеет два выхода: прямой и инвертированный. С помощью та схемы сравнения принятая информация поразрядно сравнивается с опорным словом,и совпадении разрядов формируется едиа, при несовпадении ноль. Выходы схемы сравнения подключены к аналоговой сум-М мирующей схеме, которая формирует сигнал с амплитудой, пропорциональной весу комбинации, поступающей на ее вход, Этот сигнал подается иа компаратор, где сравнивается с пороговым напряженнем. В результа те сравнения принимается рещение ружении кодового слова 1.Недостатками аналоговых,корреляторов являэися необходимость предварительной настройки порога и обеспечения его стабильности в течении длительного времени.Из известных корреляторов наиболее близким по технической сущности предложенному является коррелятор, включавший генератор тактовых импульсов, блок сравне. ния кодового слова с опорным, входы которого являются входами устройства, поро говый блок и переключатель 2, Кроме этого, известное устройство содержит блок преобразования результата сравнения, который представляет собой цифровую суммирующую схему да П входов, формирующую тп разрядное двоичное число А, выражающее вес т - разрядной входной комбинации. Полученное число поступает в пороговое устройство, где сраниввется с другим числом В, представляющим собой порог обнаружения. Если А В, то формируется сигнал обнаружения,В указанном корреляторе для реализацииустройства сравнения требуется %триггеров, а дпя цифровой суммирующей схемьу требуется примерно 4 Т сумматоров по модулю два и сто.ько же схем совпадения, т,е, всего около 9 у функциональных элементов. Кроме того, дпя переключения порога обнаружения необходимо устанавливать дФ- разрядное число, что требует сложной коммутации, Поэтому схема цифрового коррелятора является громоздкой.Целью изобретения является упрощение схемы цифрового коррелятора.Указанная цепь достигается тем, что цифровой коррелятор содержит разрядные комбинированные триггеры памяти, триггеры управления, первый и второй элементы И, прием первый и второй входы первого элку 1 ента И подключены соответственно кединичному и нулевому Выхопам соседних разрядных триггеров памяч а третий и четвертый входы соответственно к пупе= вым выходам триггеров управаепич предыдущего и последующего разрядов, выход первого элемента И соединен с единичным входом разрядного три гера управления, нулевой вход которого подивочен к выходу второго элемента И, выход триггера управления каждого разряда подкпючен ко Входу ус 11 н,1 ронпой установки ууупя труп гера и.;.,1 яти предыдущего разряда и ко входу аСИНХРОНЬОЙ УСтаНОВКИ эЦИП.1 ЦЫ тРУ 1 ГГЕРа памяти по:-. 1 едующего оазряда, единичный Выход триггера памяти каждого разряда соединен с соответствующим входом пере- ключателя, Выход которого соединен с пер= вым входом порогового блока и с первым входом второго разрядного элемента И, второй вход которого подключен к нупево.- му вьуходу триггера памяти предыдущего разряда, прямые и инверспье разрядные вьу- ходы блока сравнену, .подключены соотвеьственно к первому и Второму входам разрядных комбинированных трупу"еров памяти, второй вход;:орогового блока подключен к генератору тактовых импульсоу .На чертеже представлена функциоууапьная электрическая схема цифрового коррелятора, Коррелятор содержит блок сравне- ния 1 кодового слова с опорньугл, .Вылипнениый на комбинированных триггерах памяти 2, 3, 4, 5, входы 6 синхронного ввода информации которых подключены к Выхо= дам блока сравнения (образующие блок преобразования результата сравнения). Каждая пара соседних трууггеров памяти охвачена обратной связью через трупугерьу управления 78, 9 (вепрю,.ер 3,4, охвачеНа обратной связью через триггер управцев ния 8), пв 1. этом вход асинхронной установки нуля 1 Г) каждого труп Гера ууамя.11,например 4, и вход асинхронной установкиединицы 11 триггера памяти 3 подключенык нулевому выходу 12 триггера управления 8. Единичный вход 13 каждого триггера управления 7, 8, 9 подкп 1 очен к выходу соответствующего элемента И 1 Л, 15,16. Входы каждого элемента И, например15, соединены с нулевым выходом 17 триггера памяти 3, единичньум выходом 18 триггера памяти 4 и нулевыми выходами 12триггеров управления 7 н 9, Нулевой вход19 каждого триггера управления 7, 8, 9подключен к выходу соответствующего элемента И 20, 21, 22, входы каждого изкоторых, например элемента И 21, соединены с единичным выходом 18 триггера памяти 3 и 11 упевьум выходом 17 тпиггерапамяти 4, Гдиничные выходы 18 труптеровпамяти 3" э через перекпю 1 атепь подклювдО уепв ко Входу элемента И 23, Выполняющему роль порогового блока. На второйВход этого блока поданы иМвертированньуеимпульсы от генератора тактовых импуаьсоп 24, Выход элемента И 23 является2 б выходом коррелятора.Работа корреаятора происходит следующим образом.Ч начальный момент времени блок сравнеууп-. 1 ссерх 1 ит текущую информацию.Зу чриггеры памяти 2-5 содержат информа 11 ц 1 о,по зобразова, пую предыдущим тактом, триггеры управления 7, 8, 9 находятся в нулевом состоянии,При действии тактового импульса в уср 05 ройстве сравнения устанавливается очередное информацнонное слово, а в триггеры памяти 2-5 записывается резупьтат сравнения этого слова с опорным словом. Сравнение достигается комбинированием полярно 4 О стей сигналов, снимаемь: с выходов блокасравнения 1. С тех выходов, ко-орые соответствуют единичным разрядам опорногокодоВоГо саова, сууу 1 мается прямая информация при подаче на входы синхронноГо вво 4 б да 6 триггеров памяти 2-5, а с остальныхьыходов : пнвертцрэваупуая. Поэтому, еслиинформационное слово, установленное в устройстве сравнения совпадает с опорным вовсех разрядных, то в триггеры памяти 250 5 запицуутся единицы. При несовпаденииразрядов записываются нуди. Число нулей,записаууньух В триггеры памяти, равно числуразрядов, В которых информационное слово отличается от опорного,После записи в триттерьу памяти спова,начуунается процесс преобразования этогоснова в другое слово того же веса, но супорядоченным расположением единиц и нулей; у диницы располагаются В старших разрядах, а нули В мчадших,Указанный процесс происходит следую- ти 2. 5 нестационарно, элемент И 2защим образом. блокирован, а в течение Второго полутактг,Пусть, например, в триггер 3 (разрядакогда состояние триггеров памяти являетсц старшего относительно 4) записан ноль, а установившимся, формируетсч сигнал обнав триггер 4 - единица. Тогда на входы эле ружения.мента И 15 поступят четыре единицы. Лве Предложенный коррелят р значительно из них с нулевого выхода 17 триггера 3 проще известного. В нем ппя реализации и единичного выхода 18 триггера 4, две устройства сравнения требуется т 1 триггедругиес нулевых выходов 12 триггеров ров, дпя преобразователя 2 т триггеров и управления 7 и 9, Сигналом с выхода эле 2 л элементов И, т.е. Всего. функциомента И 15 триггер 8 установится в еди- нальных элементов, что примерно вдвое ничное состояние, и на его выходе 12 поя меньше, чем содержит прототип, Если учесть, вится ноль, которым триггеры 3 и 4 пере- что триггерные устройства всех широко приключаются в противоположные исходнйм меняемых схемотехнических комплексов сосостояния: триггер 3 - в единичное, трит- ц держат элементы И, то Выигриш в колигер 4 - в пулевое. Произойдет перемещение честве используемых элементов получается единицы из младшего разряда (триГГер 4) еще большим.в старший (триггер 3) и одновременно ну- Кроме того, предлоткенный корресттор1ля из старшего в младшии, отличается От известного простотой устаПока триггер 8 находится в единичном 2 О новки необходи;,ого порога обнаружения и состоянии соседние элементы И 14 и 16возможностью осу: ествления автоматичесзаблокиРОваны нУлевым потенциалом с вы- кого его переключения с помои;ью логичесхода 32 этого тригтера, Благодарч этомУ ких схем, что расширив- фукцональьте процесс переключенич рассматриваемых Возможности коррелятора. триггеров 3 и 4 пе влияет на состояйие чбсоседиих триггеров до установления устойчивых потещивлов ца вьходах триггеров Формула изоб,. -, е ния 3После тереключения триггеров 3 и 4 на Цифровой коррелятор с перст.;.;.;ым по- входы элемен".а И 21 с единичного выхода ЗО рогом для обнаружения к.:дг.:тс слова, сотриггера 3 и с нулеього выхода трат"гера 4 держащий генератор тактовых мпульсов, поступят единицы , триггер управления воз блок сравненя кодового слова с опорным вратится в нулевое состояние. Нулевой сиг- входы которого являются Входами устр тй:" нал, блокир ювтей елменты И 14 и 16 ства, пороговый блок, н=рекаючптель, снимется, и рассматриваемый процесс пере о г л и ч а ю щ и й с я тем, ччо, с цемещения нулей в младшие разряды продол- лью упрощения цифровой .-оррелятор содержится, жит разрядные триггеры памяти, тртггерьтКонечным резуьтатом ОИсанного ПРО управления, первый и Второй элементы И, цесса будет формирование П -Разрядного причем первый и Второй входы первого слова, содержащего нУли в младйих раз О элемента И подключены соОТВЕгстВеино к рядах, а единицы в старших (1110 О" О) единичному и нулевому Выходам соседних СОГласнО сказаиому Выше число нулей В Оазряпных триггеров памяти, в третий и слове будет равно числу несовпадающих четвертый входы - соовететвенно к нулеразряпов в прпятом слове и опорном. Вьтм Выходам триГгетов учввлеия предыОбнаружетв кодового слова, совпадаю- Я дущего и последуюпего Разрядов, выход щего с спорным с точностью до иг, раз- первого элемента И соединен с единччцым рядов, протзводится с помощью анализа входом разрядного трптера управления, состояния триггера ( 1 тт + 1 )-го памяти 4 нулевой вход котОРОГО подключен к выходу(считая триггер младшего разряда пеРвым). второго элемента И вхоп - Ггвто ого элементавыход тртптера управЕдиничное состояние этого триггера явля фф пения каждого з а пог"лючеч ко в-одасинхронной установки нуля тр:,птера памяпорогом обнаружения тп, Упомянутыйти предыдущего разряда и ко вхопу асинаначиз состоянияттт + 1анализ состояния ., ттт . 1 )- ГО триггехронной установки единицы тригт ера памяра Осуществляется элементОМ И 23, на ти последующего разряда, епттичиьтй выход один вход которого через переключатель триггера памяти каъпого разряпа соединен порога попсючет ептттвтчтьтй выход тртле с соотведствующим входом переклтотателя, ра памяти 4, а на второй вход инвсртиро- выход которогО свепииец с ттервым входом ванные тактовые имт.уттьсьт От тенератора поротОвого блвта и с ттервьтм вхопам втвр, Благодаря этому в течение перВОГо по- го разрядного элемента И, торвй вход колутакта когда состояние триггеров гамя торотъо подклютен к нутет:ому вт,ходу три ге/59 Кираж 818 Поднисное ПИ Государственного комитета Совета Министр по делам изобретений и открытий 113 О 35, Москва, Ж-ЗБ, Раушская нвб., д.аз ов ССС илиал ППП "Патент, г. Ужгород, уи. Проекта 7ра памяти предыдущего разряда, прямые и инверсные разрядные выходы блока сравнения подключены соответственно к первому и второму входам разрядных комбинированных триггеров памяти, второй вход порогового блока подключен к генератору тактовых импульсов. 8Источники информации, принятые во внимание при экспертизе:1, Киндлман П. Д. и Хупер Е. БЬысгродействукяций коррелятор, Приборы для научных исследованийф, 1968, М 6.2, Экспресс-информация ВНИИТИ, еерия ПИ, % 29,1974 с. 8-12,