Аналого-дискретное интегрирующее устройство

О Л И С А Н ИИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик)М Кл 2 Государственный комите нннстров СССР м изобретенийоткрытий Сове(53) УДК 681.34(088,8) публиковано 30,04.77, Бюллетень16ата опубликования описания 20.06.77 о дел 72) Авторы изобретения И здов, Ю, Г 1. Космач и Г. А. Лоб 1) Заявитель нститут электродинамики АН Украинской СС 4) АНАЛОГО-ДИСКРЕТНОЕ ИНТЕГРИРУЮЩЕ УСТРОЙСТВО2менты, преобразователь полярности входного сигнала, аналоговые ключи и счетчик для накопления интеграла 2. Такие устройства имеют ограниченное применение, так как 5 обеспечивают возможность интегрированиязнакопостоянного аналогового напряжения.Наиболее близким к изобретению являетсяаналого-дискретный интегратор, на базе которого построено устройство для замера расхо- О да жидкости, содержащий интегратор, входкоторого через блок преобразования полярности соединен с входом устройства, а выход - с входами компараторов, выходы которых подключены к логическому элементу ИЛИ, 15 выход логического элемента ИЛИ соединен сформирователем счетных импульсов, и счетчик для накопления результата интегрирования ЗД.Однако указанный интегратор не может 20 быть применен для интегрирования знакопеременных аналоговых напряжений, так как устройство счета обеспечивает лишь режим сложения электрических импульсов. Кроме того, схема формирования и запрета счета 25 достаточно сложна, она построена на принципе сравнения периода следования импульсов с заданным временем, Здесь используется то обстоятельство, что частота следования импульсов, формируемых на выходах комп 30 торов, определяется уровнем входного си ара- гнаПредлагаемое аналого-дискретное интегрирующее устройство может быть применено в вычислительной технике, в частности в гибридных вычислительных устройствах для длительного и точного интегрирования произвольно изменяющихся аналоговых напряжений.Известны аналого-цифровые интеграторы, предназначенные для использования в вычислительной технике, которые содержат аналоговый интегратор, компараторы, реверсивный счетчик для накопления интеграла 11,Суммирование приращений интеграла входного напряжения происходит при достижении выходной величиной аналогового интегратора порогового значения с последующим сбросом аналогового интегратора в нуль. Реализация такого принципа работы приводит к достаточно сложной структурной схеме, так как требует введения в нее специальных узлов: генератора тактов, управляющего счетчика, устройства управления. Кроме того, у этого интегратора довольно большие погрешности изза накопления ошибки дрейфа нуля и потери информации о входной величине за время сброса в нуль аналогового интегратора.Известны также аналого-дискретные интегрирующие устройства, которые используются для длительного интегрирования сигналов, снимаемых с аналоговых датчиков, содержащие аналоговый интегратор, пороговые элеЕ р 55646345 50 55 60 65 ла. Наконец, в таком интеграторе при нулевом входном сигнале аналоговый интегратор заходит в насыщение за счет собственного дрейфа нуля, что может вызвать погрешности и сбои в работе, если не предусмотреть дополнительно режпм подготовки.Цель изобретения - расширение диапазона интегрируемых сигналов, а также повышение точности работы устройства.Это достигается тем, что в аналого-дискретное интегрирующее устройство введены блок определения направления счета, два входа которого соединены с выходами компараторов, а выход - с первым входом счетчика, вторым входом связанного с первым выходом формирователя счетных импульсов, а второй выход этого формирователя подключен к управляющему входу интегратора, и управляющий триггер, вход которого соединен с выходом логического элемента ИЛИ, а выход - с третьим входом блока определения направления счета и управляющим входом блока преобразования полярности.На фиг. 1 представлена блок-схема предлагаемого аналого-дискретного интегрирующего устройства; на фиг. 2 приведены эпюры аналоговых напряжений и цифровых сигналов, поясняющие работу устройства.Устройство содержит (фиг, 1) интегратор 1 со схемой разряда интегрирующей емкости, компараторы 2 и 3, блок 4 преобразования полярности, логический элемент ИЛИ 5, управляющий триггер 6, блок 7 определения направления счета, формирователь 8 счетных импульсов и счетчик 9 для получения в цифровом виде результата интегрирования аналогового сигнала,На фиг. 2 У - аналоговое напряжение на операционном входе блока 4; У, - выходное напряжение аналогового интегратора 1. Для простоты изобраяения условно принято, что постоянная времени т аналогового интегратора достаточно мала и входная величина У за время Е=т изменяется незначительно; Р, Я - команды вычитания и сложения соответственно; Сг+, Сг -- импульсы счета Сг на выходе формирователя 8, подлежащие записи в счетчик 9; Р - команда разряда интегрирующей емкости аналогового интегратора.Предлагаемое устройство работает следующим образом.Входной сигнал поступает в блок 4 преобразования полярности входного сигнала, который первоначально подает на вход аналогового интегратора этот сигнал со своим знаком, Рассмотрим, например, случай, когда У(0, тогда приращение интеграла на выходе интегратора положительно; когда нарастающее напряжение на выходе аналогового интегратора достигает положительного порогового уровня, срабатывает компаратор 2, который через логический элемент ИЛИ 5 опрокидывает управляющий триггер 6, и блок 4 5 10 15 20 25 З 0 35 40 изменяет знак подыптегральной функции, Это, в свою очередь, вызывает изменение знака приращения интеграла на выходе аналогового интегратора, и выходное напряжение стремится к отрицательному уровню; в момент достижения сго срабатывает компаратор 3, что приводит к очередному изменению знака лодынтегральной функции. Приращение интеграла на выходе интегратора снова становится положительным, и выходное напряжение аналогового интегратора стремится к положительному пороговому значению. Таким образом, при знакопостоянной входной величине компараторы 2 и 3 срабатывают строго поочередно.Если же в какой-либо момент входная величина изменит свой знак, то изменится и знак приращения интеграла на выходе интегратора, в этом случае один из компараторов срабатывает дважды подряд (фиг. 2),Эта информация используется для определения направления счета.Направление счета формируется блоком 7, который реализует функцииЯ =ХРХ 2Х 1 ХЗ,Р =ХОХЗ / Х 1 Х 2,где х, - команда управляющего триггера 6, обеспечиваюцая прохождение на вход интегратора 1 аналогового сигнала со своим знаком;х 1 - инверсное значение хо(х=хо), команда, обеспечивающая изменение знака подынтегральной функции;х 2, хз - команды с выходов компараторов 2 и 3 соответственно.Счетные импульсы Сг формируются формирователем 8 счетных импульсов каждый раз при изменении знака приращения интеграла на выходе аналогового интегратора 1, т. е. при установке того или иного компаратора в исходное состояние после очередного срабатывания, и записываются в счетчик 9, При этом в зависимости от направления счета счетчик реализует операцию сложенияСг+ =Сг Р,либо вычитанияСг - = Сг Я.В том случае, когда входная величина отсутствует или соизмерима с напряжением дрейфа нуля операционного усилителя, изменение выходного напряжения аналогового интегратора определяется его дрейфовыми характеристиками. При достижении выходным напряжением интегратора 1 порогоового значения того пли иного знака срабатывает соответствующий компаратор и переключает триггер 6, однако, это не вызывает изменения знака приращения выходного напряжения. В таком случае формируются команды разряда интегрирующей емкости аналогового интегратора. Разряд емкости производится на некоторую небольшую величину ЛУ такую чтобывыходное напряжение аналогового интегратора стало в пределах его шкалы; при этом компаратор устанавливается в исходное положение. В дальнейшем напряжение на выходе аналогового интегратора изменяется описанным образом до тех пор, пока на входе блока 4 не появится аналоговый сигнал.Введение новых узлов - блока определения направления счета и управляющего триггера - выгодно отличает предлагаемое аналого-дискретное интегрирующее устройство от прототипа, так как обеспечивает осуществление режима реве"пирования в счетчике и, таким образом, возможность длительного интегрирования знакопеременных аналоговых напряжений. 1 роме того, наличие связи формирователя счетных импульсов с управляющим входом интегратора позволяет повысить точность работы устройства в области малых сигналов путем использования информации о состоянии компараторов после переключения управляющего триггера. В результате предложенное устройство становится весьма перспективным для применения в гибридной вычислительной технике,Использование современной интегральной схемотехники позволило создать малогабаритное высоконадежное гибридное интегрирующее устройство с высокими техническими характеристиками. Испытания показали, что погрешность работы устройства не превышает 0,1% в диапазоне температур от 0 до +60 С при времени интегрирования 7200 сек и разрешающей способности (минимальном входном сигнале) -2 мв. Формула изобретения Аналого-дискретное интегрирующее устройство, содержащее интегратор, вход которого через блок преобразования полярности соединен с входом устройства, а выход соединен с входами компараторов, выходы которых подключены к логическому элементу ИЛИ, выход логического элемента ИЛИ соединен с формирователем счетных импульсов, и счетчик, отличающееся тем, что, с целью расширения диапазона интегрируемых сигналов, повышения точности, оно содержит блок определения направления счета, два входа которо го соединены с выходами компараторов, а выход соединен с первым входом счетчика, второй вход которого соединен с первым выходом формирователя счетных импульсов, второй выход формирователя счетных импульсов 20 соединен с управляющим входом интегратора, управляющий триггер, вход которого соединен с выходом логического элемента ИЛИ, а выход - с третьим входом блока определения направления счета и управляющим вхо дом блока преобразования полярности.Источники информации, принятые во внимание при экспертизе:1, Ваваев В, А Маломот Г. И, и Попова М. Г. Аналого-цифровой интегратор с боль- ЗЭ шим временем интегрирования. В кн. Электронная техника в автоматике, выпуск 4, изд, Советское Радио, 1973.2. Авт, св.389515, кл. б 066 7/18, 1973.3. КоЬег 1 Л. Вагп 1 огд А певуч сцггеп 11 п 1 едгаЗ 5 аког, 1 ЕЕЕ 1 пегпа 11 опа 1 СопепЫоп Кесогдраг 1 10, 1966 г., р. р. 185 - 191.556463 Р/е, 2 Составитель Снимщиков Техред 3, ТарасоваКорректор А, Николаев Редакт узов сное Типография, пр. Сапунова,аказ 1119/4 Изд, Мо 410 ЦНИИПИ Государственного комитет но делам изобретений 113035, Москва, Ж, РаушТираж 815 ПСовета Министров СССРи открытийская наб., д. 4/5