Устройство для счета импульсов

(19 6 НОЗК 23 0 авторскому свидетельству сспедовательсжии инстикиИ.ство СССР й 1464893 о СССР Я 797078, вт СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИКГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР (ГОСПАТЕНТ ССС(46) 10.10.95 Бол. Йа 28 (71) Всесоюзный научнотут экспериментальной ф (72) Егоров Л.Б Шишкин (56) Авторское свидетель Н 03 К 2300,1987.Авторское свидетель Н 03 К 23/00;1979.(54) УСТРОЙСТВО ДПЯ СЧЕТА ИМПУЛЬСОВ (57) Изобретение относится к импульсной технике и позволяет повысить помехоустойчивость. Устройство для счета импульсов содержит аналого-цифровой преобразователь 1, регистр 2 памяти комбинационный сумматорЗ, цифроаналоговый преобразователь 4, интегрирукицую ЯС-цепь 5, входную шину 6, 1 ил.Изобретение относится к импульснойтехнике и может быть использовано в устройствах вычислительной техники и системуправления.Цель изобретения - повышение помехоустойчивости,Ца,чертеже.приведена схема трехразрядного устройства для счета импульсов.Устройство для счета импульсов содержит аналого-цифровой преобразователь 1,регистр 2 памяти, комбинационный сумматор 3, цифроеналоговый преобразователь 4,интегрирующую ВС-цепь 5, входную шину 6,источник 7 опорных напряжений, шину 8питания.Аналого-цифровой преобразователь 1содержит семиканальный компаратор 9 иэлементы 10 и 11 контроля нечетности,Выход интегрирующей КС-цепи 5 соединен с входом аналого-цифрового преобразователя 1, выходы которого поразрядносоединены с соответствующими информационными входами регистра 2 памяти, Управляющий вход последнего подключен квходной шине 6, а выходы поразрядно соединены с входами разрядов слагаемого Вкомбинационного сумматора 3, вход млад-шего разряда слагаемого А которого соединен с входной шиной 6, а входы остальныхразрядов слагаемого А соединены с общейшиной, Выходы разрядов комбинационногосумматора 3 поразрядно соединены с соответствующими входами цифроаналоговогопреобразователя 4, выход которого подключен к входу интегрирующей ВС-цепи 5,Прямые входы всех. каналов компаратора 9 соединены с входом аналого-цифрового преобразователя 1, выход четвертогоканала соединен с выходом третьего разряда аналого-цифрового преобразователя 1,выходы второго, четвертого и шестого каналов соединены с соответствующими входами элемента 10 контроля нечетности, выходкоторого соединен с выходом второго аналого-цифрового преобразователя 1. Выходыпервого, третьего, пятого и седьмого каналов компаратора 9 и выход элемента 10 контроля нечетности соединены ссоответствующими входами элемента 11контроля нечетности, выход которого соединен с выходом первого разряда аналогоцифрового преобразователя 1,инвертирующие входы каналов компаратора 9 соединены с соответствующими выходами источника 7 опорных напряжений, приэтом напряжение на инвертирующем входеканала с номером 1. где 1 = 1,2,7, О,и =510 мультиплексора, адресные входы которого поразрядно соединены с соответствующими входами разрядов цифроаналогового преобразователя 4, информационный выход- с выходом цифроаналогового преобразователя 4, а информационные входы - с соответствующими выходами источника 7 опорных напряжений, при этом напряжение на информационном входе с номером 1, где1,2. 8, У 1 1)Ех 7 Источник 7 опорных напряжений содержит резисторный делитель напряжения,15 включенный между шиной 8 питания и общей шиной.Регистр 2 памяти выполнен на О-триггерах микросхемы 564 ТМЗ, комбинационныйсумматор 3 - на микросхеме 564 ИМ 1, циф 20 роаналоговый преобразователь 4 - на восьмиканальном мультиплексоре микросхемы564 КП 2, семиканальный компаратор 9 вы. полнен на микросхемах 1401 СА 1, элементы10, 11 контроля нечетности - на микросхемах 564 ИП 6. В качестве резистора интегрирующей ВС-цепи 5 используется резисторС 2 - ЗЗН,125-100 кОм + 5 , в качествеконденсатора - конденсатор К 10 - 17 с-аН 50-6800 пФ-В, Резисторный делитель исЗО точника 7 опорных напряжений выполненна резисторах С 2-33 К,125-1 кОм .ф. 5.Регистр 2 памяти, комбинационныйсумматор 3, цифроаналоговый преобразователь 4, элементы 10, 11 контроля нечетно 35 сти могут быть выполнены наКМОП-микросхемах других серий, например серий К 561, 1526, семиканальный компаратор 9 может быть выполнен намикросхеме 1401 СА 2. В качестве резисто 40 ров интегрирующей ВС-цепи 5 и источника7 опорных напряжений могут использоваться резисторы С 2 - 23 и др. В качествеконденсатора интегрирующей КС-цепи 5могут использоваться конденсаторы типа45 КМ, К 10-47 идр,Устройство для счета импульсов работает следующим образом.При включении питания на входной шине 6 присутствует уровень логического "0",конденсатор интегрирущей ВС-цепи 5 разряжен, Поэтому на выходах всех каналовкомпаратора 9 и, следовательно, на выходаханалого-цифрового преобразователя 1 присутствует уровень логического "О". Состояние регистра 2 памяти определяется егоинформационными входами, поэтому навсех выходах регистра 2 памяти и сумматора 3 присутствует уровень логического "0",который поступает на адресные входы муль 182683525 Указанное напряжение превышает порог срабатывания первого канала компаратора.9 Оы 1 = 0,5 Е/7 и вызывает его переключение в состояние логической "1", 30 что вызывает переключение в состояние логической "1." элемента 11 контроля нечетности. Аналого-цифровой и реобразовател ь 1 переключается в состояние "100".. По окончании первого счетного импуль са регистр 2 памяти переключается в состояние "100", Информация на выходе сумматора 3 не изменяется и устройство остается в состоянии "100".При поступлении второго счетного им пульса сумматор 3 переводится в состояние "010", конденсатор интегрирующей ВС-це- пи 5 заряжается до напряжения Оз = 2 Е/7, которое превышает порог срабатывания второго канала компаратора 9 О 2 = 1,5 Е/7 45 и вызывает переключение его в состояние логической "1", что вызывает изменение состояния элементов 10 и 11 контроля нечет- ности и установку аналого-цифрового преобразователя 1 в состояние",010", 50По окончании второго счетного импульса регистр 2 памяти переключается в состояние "010", Информация на выходе сумматора 3 не изменяется и устройство остается в состоянии "010", 55 Далее переключение устройства длясчета импульсов происходит аналогично,типлексора цифроаналогового преобразователя 4 и вызывает подкл,очение к его выходу первого информационного входа, на котором присутствует уровень логического "Г, поддерживающий конденсатор интег рирующей ВС-цепи 5 в рэзряженном состоянии. Регистр 2 памяти, а следовательно, и устройство для счета импульсов находятся в исходном состоянии "000".При поступлении на входную шину 6 10 первого счетного импульса в виде уровня логической "1" запрещается прохождение информации с входов регистра 2 памяти на его выходы, Поэтому во время действия счетного импульса регистр 2 памяти остает ся в состоянии "000". Счетный импульс с входной шины б поступает на вход младшего разряда сумматора 3 и переводит его в состояние "100", что вызывает подключение к выходу мультиплексора цифроаналогово го преобразователя 4 его второго информационного входа и последующий заряд конденсатора интегрирующей ВС-цепи 5 до Седьмой счетный импульс устанавливает устройство в состояние "111". Восьмой счетный импульс вызывает разряд конденсатора интегрирующей РС-цепи 5 и переключение устройства для счета импульсов в исходное состояние "000".В любом из состояний устройства для счата импульсов напряжение на конденсаторе интегрирующей ВС-цепи 5 отстоит от ближайших порогов срабатывания компарэтора 9 нэ величину 0,5 Е/7, которая определяет помехоустойчивость устройства. При этом допустимая длительность помехи в наихудшем случае определяется временем заряда конденсатора интегрирующей ВС-цепи 5 на величину напряжения 0,5 Е/7 при поступлении на ее вход перепада напряжения, равного Е, и равна тдо, = 0,07 г где т - постоянная времени интегрирующей ВС-цепи 5.Таким образом, описание работы устройства для счета импульсов подтверждает наличие восьми устойчивых состояний и нормальное его переключение при поступлении счетных импульсов, а также устойчивость к воздействию внешних помех.Повышение помехоустойчивости достигается путем преобразования цифровой информации о состоянии регистра памяти в соответствующую аналоговую величину напряжения и запоминания полученного напряжения на конденсаторе интегрирующей ВС-цепи. обладающей достаточной инерционностью, и последующим преобразованием аналоговой величины напряжения в цифровую форму и записью цифровой информации в регистр памяти. При этом состояние регистра памяти в режиме хранения информации определяется напряжением на конденсаторе интегрирующей ВС-цепи.Допустимая длительность внешних помех в заявленном обьекте определяется постоянной т времени интегрирующей ВС-цепи и равна 0,07 т . При выбранных параметрах элементов интегрирующей ВС- цепи допустимая длительность помех составляет величину около 50 мкс. В прототипе допустимая длительность помех определяется инерционностью используемых микросхем и не превышает 0,5 мкс. Следовательно, помехоустойчивость заявляемого обьектэ повышается на два порядка,Изготовлен лабораторный макет заявляемого устройства для счета импульсов, испытания которого подтвердили его осуществимость и практическую ценность,1826835 Составитель Л.ЕгоровТехред М,Моргентал Корректор О,Кравцова Редактор Л.Волкова Тираж Подписное НПО "Поиск" Роспатента113035, Москва, Ж, Раушская наб., 4/5 Заказ 965 Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 Формула изобретенияУСТРОЙСТВО ДЛЯ СЧЕТА ИМПУЛЬСОВ, содержащее входную шину, регистр памяти, выходы которого пораз-, рядно соединены с входами . разрядов первого слагаемого комбинационного сумматора, и интегрирующую НС-цепь, отличающееся тем, что, с целью пойы- щения помехоустойчивости, в него введены аналого-цифровой и цифроаналоговый преобразователи, при этом входы аналого-цифрового преобразователя поразрядно соединены с соответствующими информационными входами регистра памяти, управляющий вход которого подключен к входной шине и к входу младшего разряда второго слагаемого комбинационного сумматора, входы остальных разрядов второго слагаемого которого соединены с общей шиной, а выходы разрядов - поразряд О но с соответствующими входами цифроаналогового преобразователя, выход которого через интегрирующую ВС-цепь подключен к входу аналого-цифрового преобразователя.15,