Устройство аналого-цифрового преобразования для измерения параметров моноимпульсных сигналов

Союз Советски иСоциалистическиеРеспублик ОП ИСАНИЕИЗОБРЕТЕ Н ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ц 924849(5 )М Кл Н 03 К 13/02 с присоединением заявки РЙ Гоеударстееииый кеиитет СССРОпубликовано 30,04,82 Бюллетень М 16 Дата опубликования описания 30.04. 82 ва делан иэебретеиий и аткрытий(72) Авторы изобретения Н Скурс П. Толпенко, Я.В. Н. Еремин раснодарское отделение Всесо расного Знамени научно-иссле ого орд ательск(54) УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ ДЛЯ ИЗМЕРЕНИЯ ПАРАМЕТРОВ МОНОИМПУЛЬСНЫХ СИГНАЛО Вго Недосвляются дткамималый иств го ческии диапатствие возуполярных сигна зон поможностлов,емени измер Изобретение относится к измерительной технике.Известен быстродействующий аналого-цифровой преобразователь с параллельными каскадами, содержащий пер. - вый й-разрядный АЦП, вход которого соединен с входной клеммой, а выход подключен ко входу Й-разрядного цифроаналогового преобразователя (ЦАП), причем выход ЦАП соединен с первым входом сумматора, второй вход котороподключен к источнику опорных напряжений второго АЦП, вход которого подключен к входной клемме, причем выход первого АЦП представляет старшие, а выход второго - младшие разряды 2 М-разрядного выходного кода устройства,Г 11 и Г 25 Цель изобретения - . расширение динамического диапазона устройства по времени и расширение Функциональных возможностей.Поставленная цель достигается тем, что в известное устройство аналого-цифрового преобразования для измерения параметров моноимпульсных сигналов, содержащей первый делитель напряжения, первый вывод которого соединен с положительной клеммой пер" вого источника опорного напряжения, второй вывод с отрицательной клем - мой первого источника опорного напряжения, а средние точки - с первыми входами компараторов первого набора компараторов, вторые входы которых соединены с входной шиной и входом элемента задержки исследуемого сигнала, третьи входы с выходом генератора тактовых импульсов входом элемента задержки тактовых импульсов и первым входом счетчика времени, а выходы - с входами шиф 3 924849ратора старших разрядов и цифроаналогового преобразователя, выходкоторого соединен с первым выводомвторого делителя напряжения и отрицательной клеммой второго источ 5ника опорного напряжения, положительная клемма которого соединена,.со вторым выводом второго делителянапряжения, средние точки которогосоединены с первыми входами компараторов второго набора компараторов,вторые входы которых соединены с выходом элемента задержки исследуемого сигнала , третьи входы с выходом элемента задержки тактовых импу"льсов, а выходы - с входами шифрато"фа младших разрядов , выходышифратора старших разрядов соединены с входами М-канального эле-,мента задержки кода старших разря 20дов, второй вход счетчика временисоединен с первым входом счетчика адреса и первым выходом блока управления , а выход сцетчика временис первыми входами оперативного запо-.минающего устройства, второй выходкоторого соединен со вторым выходомблока управления, а третьи входыс счетчиком адреса, дополнительновведены коммутатор повторитель напзоряжения дополнительный резистор,2 М-канальны 9 элемент задержки,2 М элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, 2 Мвходовый элемент ИЛИ, элемент задержки сигнала изменения адреса,вьход которого соединен с вторымвходом счетцика адреса, а входс четвертым входом оперативного за"поминающего устройства и с выходом2 М-входового элемента ИЛИ, входы40которого соединены с выходами 2 Мэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первыевходы М которых соединены с выхода.ми шифратора младших разрядов и первыми входами 2 М-канального элемента задержки, а первые выходы М4остальных элементов ИСКЛЮЧАЮЩЕЕ ИЛИсоединены с вторыми входами 2 М-ка"нального элемента задержки и выходами М-канального элемента задержкии выходами канального элемента задер- ожки кода старших разрядов , а вторыевходы всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИсоединены с первыми выходами 2 М-канального элемента задержки, вторыевыходы которого соединены с пятымивходами оперативного запоминающегоустройства, при этом вход коммутатора соединен с общей шиной, а выход с первым и вторым выводами и средними точками первого делителя напряжений, входом повторителя напряжения,выход которого соединен с первым выводом дополнительного резистора,второй вывод которого соединен спервым выводом второго делителя напряжения.На чертеже представлено устройство,Устройство содержит коммутатор1, входную шину 2, первый делитель3 напряжения, первый источник 4 опорного напряжения, первый набор компараторов 5, повторитель б напряжения,шифратор 7 старших разрядов, цифроаналоговый преобразователь 8, элемент9 задержки исследуемого сигнала, дополнительный резистор 10, второй делитель 11 напряжения, второй источник12 опорного напряжения, блок 13 управления, второй набор компараторов 14,элемент 15 задержки тактовых импульсов, генератор 16 тактовых импульсов, шифратор 1 младших разрядов,М-канальный элемент 18 задержки кода старших разрядов, 2 М-канальныйэлемент 19 задержки с отводами, счетчик 20 времени 2 М элементовИСКЛЮЧАЮЩЕЕ ИЛИ 21, 2 М-входовойэлемент ИЛИ 22, элемент 23 задержкисигнала с изменением адреса, счетчик 24 адреса и оперативное запоминающее устройство 25.Устройство работает следующимобразом.Блок 13 управления устанавливаетсчетчик 20 времени и сцетчик 23 адреса в исходное состояние. Коммутаторустанавливается в положение,обеспечивающее смещение пороговыхуровней, вырабатываемых первым источником 4 опорного напряжения ипервым делителем 3 напряжения в положительную или отрицательную область в соответствии с ожидаемымраспределением полярности исследуемого сигнала, Верхний из полученныхуровней напряжения поступает навход повторителя б напряжения и устанавливает соответствующее смещениепороговых уровней, вырабатываемыхвторым источником 12 опорных напряжений и вторым усилителем 11 напря-;.жения,Моноимпульс с выходной шины 2 поступает на вторые входы первого набооа компараторов 5, на третьи входыкоторь 1 х подается последовательность5 92484 тактовых импульсов от генератора 16. В моменты поступления на, третьих входах первого набора 5 компараторов тактовых импульсов происходит сравнение ягновенного значения напряже ния моноимпульса с пороговыми уровнями, поступающими на первые входы компараторов первого набора компараторов 5. При этом в соответствии с числом сработавших компараторов пер вого набора компараторов 5 шифратор 7 Формирует старшие М разрядов цифрового кода, пропорционального мгновенному значению напряжения исследуемого сигнала, одновременно цифроана логовый преобразователь 8 изменяет ток через нагрузсчный резистор, тем самым смещает шкалу опорных напряжений младших разрядов на величину, эквивалентную полученным старшим 20 разрядам цифрового кода.На вторые и третьи входы компараторов второго набора компараторов 14 через элемент 9 задержки исследуемого сигнала и элемент 15 задержки 25 тактовых импульсов поступают соответственно моноимпульс и тактовые импульсы. Время задержки обоих сигналов равноЗЪ="ЪдКф ЗЬцап ЗО где и% - время задержки распрост 6 к АцсЩранения информации в компараторах первого набора компараторов 5 и цифроаналоговом преобразователе 8 соответствен-. но, что обеспечивает сравнение с пороговыми уровнями на первых входах второго набора компараторов 14 того же самого мгновенного значения нап" ряжения исследуемого моноимпульса, которое сравнивалось с пороговыми уровнями компараторов первого набора компараторов 5. ШиФратор 7 старших разрядов и шиФратор 17 младших разрядов обеспечивают Формирование 2 Н-разрядного цифрового кода, соответствующего мгновенному значению исследуемого моноимпульса, при этом одновременность появления разрядов кода обеспечивается М-канальным элементом 18 задержки50 кода старших разрядов. В результате на вторые информационные входы оперативного запоминающего устройства 25 через 2 й-канальный элемент 19 задержки с отводами поступает последо 55 вательность кодов, соответствующих мгновенным значениям моноимпульса в моменты поступления на третьи входы первго набора компараторов 5: такто 9 бвых импульсов. В случае, когда текущий код отличен от предыдущего, на выходе 2 М-входового элемента ИЛИ 22 формируется импульс, который поступает на управляющий вход оперативного запоминающего устройства 25, обеспе" чивая запись 2 М-разрядного кода мгновенного значения исследуемого моно- импульса и кода времени, соответствующего положению данного значения на оси времени, Этим же импульсом задержанным на время записи информа" ции элементом 23 задержки сигнала изменения адреса, счетчик 24 адреса переводится в следующее состояние. При наличии горизонтальных участков на исследуемом сигнале цифровой код остается соответствующее число тактов без изменения и запись информации не производится. Введение 2 Йканального элемента задержки с отводами, й элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, Н-входового элемента ИЛИ и элемента задержки сигнала изменения адреса расширяет динамический диапазон устройства по времени с сохранением высокой разрешающей способности, что обеспечивает возможность измерения параметров всплесков (помех ), произвольно расположенных на моноимпульсах большой длительности.Использование коммутатора и повторителя напряжения дает возможность без применения сложных согласующих устройств дискретно перестраивать динамический диапазон устройства в область положительных или отрицатель" ных напряжений в соответствии с ожидаемым распределением полярностей исследуемого моноимпульса. Формула изобретения Устройство аналого-цифрового пре" образования для измерения параметров моноимпульсных сигналов, содержащее первый делитель напряжения, первый вьвод которого соединен с положительной клеммой первого источ ника опорного напряжения, второй вывод с отрицательной .клеммой перво" го источника опорного напряжения, а средние точки - с первыми входами ком" параторов первого набора компараторов , вторые входы которых соединены с входной шиной и входом элемента задержки исследуемого сигнала, третьи входы с выходом генератора тактовых импульсов, входом элементаэлемент задержки сигнала измененияадреса, выход которого соединен с вторым входом счетчика адреса, а входс четвертым входом оперативного за поминающего устройства и с выходом2 М-входового элемента ИЛИ, входы которого соединены с выходами 2 М элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первые входыкоторых соединены с выходами шифрато ра младших разрядов и первыми входами2 М-канального элемента задержки, апервые входы остальных элементовИСКЛЮЧАЮЩЕЕ ИЛИ соединены с вторымивходами 2 Й -канального элемента задерж ки и выходами М-канального элементазадержки кода старших разрядов, авторые входы всех элементовИСКЛЮЧАЮЩЕЕ ИЛИ соединены с первымивыходами 2 М-.канального элемента за держки, вторые выходы которого соединены с пятыми входами оперативногозапоминающего устройства, при этомвход коммутатора соединен с общейшиной, а выход - с первым и вторым 2 выводами и средними точками первогоделителя напряжения, входом повторителя напряжения, выход которого соединен с первым выводом дополнительного резистора, второй вывод котороЗо го соединен с первымвыводом второгоделителя напряжения. Источники информации,принятые во внимание при экспертизе1. Ольховский Ю, Б, и др. Сжатие35иданных при телеизмерениях. М., Советское .радио", 1971, с. 246.2. Патент США Мф 3846786,клН 03 К 13/02, 1974 (прототип ),924849задержки тактовых импульсов и пер" вым входом счетчика времени,а выходы с входами шифратора старших разрядов и цифроаналогового преобразователя, выход которого соединен с первым вы" водом второго делителя напряжения и отрицательной клеммой второго источника опорного напряжения, положительная клемма которого соединена с вторым выводом второго делителянапряжения, средние точки которого соединены с первыми входами компараторов второго набора компараторов вторые входы которых,соедине 1ны с выходом элемента задержки исСледуемого сигнала, третьи входы с выходом элемента задержки тактовых импульсов, а выходы - с входами шифратора младших разрядов, выходы шифратора старших разрядов соединены с входами Й-канального элемента задержки кода старших разрядов, второй вход счетчика времени соединен с первым входом счетчика адреса и первым выходом блока управления, выход счетчика времени соединен с первыми входами оперативного запоминающего устройства, второй вход которого соединен с вторым выходом блока управления, а третьи входы - с выходом счетчика адреса, о т л и ч а ю щ е е с я тем, что с целью расширения динами ческого диапазона и функциональных , возможностей, введены коммутатор,повторитель напряжения, дополнительный резистор, 2 М-канальный "элемент задержки, 2 Н элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, 2 И-входовый элемент ИЛИ,