Ассоциативное запоминающее устройство

ОП ИСАЙ ИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик/О осударстаенныи комитетСовета Министров СССРпо делам иэооретенийи открытий ДК 681.327,6) АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ройств наиболее блишением к изобретению Из известных ус ким техническим ре является ассоцнатнв ройство, содержащее ключенный к блоку управляющие шины сминающее устравлення, подя, элемент И и ое запблок уп равиГ 23 Изобретение относится к запоминающим устройствам,Известно запоминающее устройство для определения достоверности н контроля в процессе функционирования хранящейся информации, в котором используется метод схемного н информационного дублирования запоминающей матрицы устройства 111.Структурно это решается с помощью связей выходов индикаторов и шнн считывания запоминающих матриц с элементами сравнения, что позволяет осуществлять "пословную" обработку информации (сравнение считываемых слов и результатов поиска в двух ассоциативных матрицах между собой). Это приводит к значительной информационной и схемной избыточности этого устройства. Недостатком этого устройства являетсябольшая информационная н схемная избыточность ассоциативной памяти, состоящая внеобходимости использования второй (дублирующей) матрицы ассоциативной памяти.Целью изобретения является упрощениеустройства,Достигается это тем, что устройствосодержит сумматоры по модулю два, коммутатор н дополнительный блок сравнения,входы первого и второго сумматоров по модулю два подключены к соответствующимвыходам блока памяти, выход первого сумматора по модулю два соединен с входомкоммутатора, выходы которого подключенык одним входам дополнительного блокасравнения, другие входы которого соединены с выходами третьего сумматора по модулю два, выходы второго сумматора помодулю два н блока сравнения подключенысоответственно к входам элемента И итретьето сумматора по модулю два; входыблока сравнения подключены к управляющимшинам и одному из выходов блока управления, другие выходы которого соединены с555438 20 входами второго и третьего сумматоров помодулю два, элемента И и коммутатора.На чертеже дана блок-схема устройства,Ассоциативное запоминающее устройствосодержит блок памяти 1, первый, второйи третий сумматоры 2, 3, 4 по модулю два,коммутатор 5, дополнительный блок сравнения 6, блок сравнения 7, блок управления8, элемент И 9, управляющие шины 10-14, выходные шины 15-18, 10Входы первого 2 и второго 3 сумматоровпо модулю два подключены к соответствующим выходам блока памяти 1, выход первого сумматора 2 по модулю два соединен с входом коммутатора 5, выходы которого 15 подключены к одним входам дополнительного блока сравнения 6, другие входы которого соединены с выходами третьего сумматора 4 по модулю два, выходы второго сумматора 3 по модулю два и блока сравнения 7 подключены соответственно к входам элемента И 9 и третьего сумматора 4 по модулю два, входы блока сравнения 7 подключены к управляющим шинам 10 и 11и одному из выходов блока управления 8, 25другие выходы которого соединены с входами второго 3 и третьего 4 сумматоров по модулю два элемента И 9 и коммутатора 5.Устройство работает в двух режимах, 30 Первый режим - определение контрольной суммы информации, записываемой в устройство, и второй - определение контрольнойсуммы информации, хранящейся в устройстве. 35 Перед началом работы устройства в составе ЭВМ сигналами от блока управления 8 производится запись фО" во все ячейки блока памяти 1, а также сброс в состояние "0 сумматоров 3 и 4 по модулю два, При заполнении блока памяти 1 информацией производится обращение к устройству с поиском нулевого слова(приэнак "поиск" и код числа "0" на управляющих шинах 12 и 10 соответственно), которое считывается на управляющую шину 11 с некоторого адреса блока памяти 1 с последующей записью кода числа от ЭВМ по этому адресу. 50Этот процесс записи сопровождается определением контрольной суммы информации, записываемой в устройство, Происходит это следующим образом. Коды чисел от ЭВМ, записываемые в блок памяти 1, Ж поразрядно сравниваются с помощью блока сравнения 7 с содержанием тех ячеек блока памяти 1, в которые пооизводят запись,В процессе сравнения на выходах соответствующих разрядов блока сравнения 7 60 4появляются сигналы "1" ( случае несовпадения) и "0" ( в случае совпадения),поступающие на соответствующие входысумматора 4 по модулю два, где происходит их сложение с предыдущим значениемрезультата суммы и запоминание в сумматоре 4 по модулю два.В результате начального заполненияинформацией блока памяти 1 в сумматоре4 по модулю два накапливается поразрядная сумма по модулю два всех слоев, записываемых в блок памяти 1, так как начальное содержание блока памяти составляли нулевые слова.В дальнейшем при записи (приэнак "Запись" - на управляющей шине 12) кодовчисел от ЭВМ в ячейки с произвольным содержанием меняются на противоположныезначения те разряды контрольной суммы,хранящейся в сумматоре 4 по модулю два,которые не совпадают у считываемого изаписываемого кодов чисел. При этом предполагается, что операции записи всегдапредшествуют считыванию с некоторого адреса блока памяти, в который должна производиться запись, При начальном заполненииустройства считывание может не производиться, так как начальное содержащие блока памяти 3.-"нулевое". При считывании информации сигналами от блока управления 8 производится запрет передачи информации отблока сравнения 7 в сумматор 4 по модулюдва.Для контроля хранящейся в блоке памяти 1 информации блок управления 8 по сигналу "Контроль", поступающему от ЭВМпо управляющей шине 14, запрещает поступление информации в сумматор 4 по модулю два от блока сравнения 7. Одновременно с сигналом "Контроль" от ЭВМ поступают сигналы "Поиск по управляющей шине 12 и "1 " - по управляющей шине 10,последовательно по каждому из разрядовустройства, причем все остальные разрядымаскируются кодом маски по управляющейшине 13. Тем самым на выходах индикаторов совпадения блока памяти 1 последовательно фиксируется информация, хранящаяся во всех ячейках разряда, по которомупроизводится поиск "1 ф,Сумматор 2 по модулю два образуетзначение "вертикальной" суммы по мощлю два информационного содержания разряда всех слоев блока памяти 1, которая спомощью коммутатора 5 сравнивается ссоответствующим значением разряда контрольной суммы, хранящейся в сумматоре 4по модулю два с помощью дополнительногоблока сравнения 6,Ассоциативное запоминающее устройство, содержащее блок управления, подключенный к блоку памяти и блоку сравнения, элемент И и управляющие шины,о т л и ч а ю щ е е с я тем, что, сцепью упрощения устройства, оно содержит сумматоры по модулю два, коммутатор и дополнительный блок сравнения,входы первого и второго сумматоров помодулю два подключены к соответствующим выходам блока памяти, выход первого сумматора по модулю два соединен свходом коммутатора, выходы которогоподключены к одним входам дополнительного блока сравнения, другие входы которого соединены с выходами третьего сумматора по модулю два, выходы второго сумматора по модулю два и блока сравненияподключены соответственно к входам элемента И и третьего сумматора по модулюдва, входы блока сравнения подключены куправляющим шинам и одному из выходовблока управления, другие выходы которогосоединены с входами второго и третьегосумматоров по модулю два, элемента И икоммутатора,Источники информации, принятые во внимание при экспертизе:1, Патент Великобритании М 1265013, М, кл. 6 11 С 15/00 ф 1972 г. 2. Патент Великобритании % 1265014, М. кл. 6 11 С 15/00, 1972 (проготип). При окончании цикла поиска " 1 " по всем систему ортогональных проверок на четразрядам дополнительным блоком сравне- ность, с помощью которых могут быть ния 6 при несовпадении контрольной суммы указаны как адрес, так и разряд ошибки. записанной и хранящейся в устройстве информации на шине 16, вырабатывается сигнал "Ошибка" и код результата сравнения формула изобретения на шине 17. Параллельно с образованием"вертикальной" суммы, в процессе поразрядного ассоциативного поиска происходитобразование горизонтальной" суммы по мо- щдулю два информационного содержания каждого слова.Это происходит следующим образом.По сигналу "Контрольф блока управления8 информация с выхода каждого индикаторасовпадения блока памяти 1 поступает на соответствующие входы сумматора 3 по модулю два, который производит суммированиеинформации по модулю два с запоминаниемрезультата. 20Предполагается, что один разряд блока памяти является контрольным и дополняет до"1 ф сумму по модулю два информационных разрядов. Затем производится опроссостояния сумматора 3 по модулю два. В 25том случае, если на всех выходах сумматоров 3 оказывается сигнал "1 ф, элементИ 9 образует сигнал отсутствия ошибки.В противном случае, при нечетном количестве ошибок в каком-либо слове на шинах 18 и 15 образуется сигнал "Оф, сит- нал ошибки и код результата суммированияна шинах 18 с указанием адреса ошибкипамяти 1,Рассмотренные циклы контроля можно 35периодически использовать в качестве теста проверки хранения информации устройства, либо после каждой операции "запись"- для проверки правильности занесения информации в устройство. 40Таким образом, проверки на четностьвертикальные и горизонтальные - образуют555438 Составитель В. Рудаков Техред А. Богдан Корректор Ж. Кеслер Редактор Е. Гончар филиал ППП Патент", г, Ужгород, ул. Проектная, 4 Заказ 466/25 Тираж 762 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва Ж 35, Раушская наб., д. 475