Интегратор

(61) Дополнительное к авт. сеид.ву (22) Заявлено 02,06.75 (21) 2139690 066 7/18 рисоединением заявкиасударственный комитетСоната Министров СССРпо делам изооретеннйн открытий.04.77. Бюллетеньния описания 11,07,77 та опублико 2) Автор; изобретени В, Я. Голубок дена Ленина институт кибернетики АН УкраинскойССР 1) Заявител ИНТЕГРАТОР илителе и,Изобретение относится к области автоматики и вычислительной техники и предназначено для ис. пользования в установках различного назначения.Известны интеграторы, используемые в впало. го-цифровой вычислительной технике для интегри. рования сигналов в течение длительного промежутка времени и содержащие интегрирующие усилители, ключи, устройство управления, счетчик, инвертирующие и суммирующие усилители 111Однако эти интеграторы обладают малой точ. постыл.Наиболее близким по технической сущности к данному изобретению является известный интегратор содержащий интегрирующие усилители, входы которых являются входами интегратора. В цепь обратной связи интегрирующих усилителей включены первый и второй переключатели. Выходы интегрирующих усилителей через третий и четвертый переключатели соединены с сигнальным входом пятого переключателя и подключены к первому входу блока определения знака и к входу инвертора, выход которого соединен с первым входом сумматора, с вторым входом блока определения знака и с сигнальным входом шестого пере ключателя, Выходы пятого и шестого пергкпючате. лей соединены с первым входом блока сравнения,второй вход которого соединен с первым источ. ником опорного напряжения, а выход - с первым входоМ блока управления и первым входом ревер сивного счетчика. Выход последнего подключен к управляющему входу цифроуправляемой проводи. мости, выход которой подключен к второму входу сумматора, Третий вход сумматора соединен со вторым источником опорного напряжения. Выход блока определения знака соединен с управляемыми входами пятого и шестого переключателей и со вторым входом реверсивного счетчика. Выход сум. матора является выходом интегратора 2. В этом интеграторе точность интегрирования входного сигнала снижена из-за прерывания процес. са интегрирования на время переключения блока реле. Абсолютная величина этой ошибки равна.де О - напряжение входного сигнала;спер - время переключения блока реле;- постоянная времени интегрирующи5536303Относительная величина этой ошибкия -11 х , перО Ь 11 ОТ 11 х Ьер Т Ьх х пеР пер (1)где О 1 - напряжение на выходе интегрирующе го усилителя в момент сравнения с опорным напра жением сравнивающего устройства;Т - время одного цикла интегрирования, т,е, время, за которое напряжение на выходе интегрирующего усилителя достигает значения О, .Как видно из формулы (1), при заданной относительной точности 6 ограничивается время одного цикла интегрирования, т.е. динамический диапазон входных сигналов, от уровня которых зависит скорость интегрирования.Физически возникновение ошибки ЬО объясня.ется тем, что один из интегрирующих усилителей после формирования сравнивающим устройством импульса сравнения уже перестал интегрировать, а второй еще не начал.Целью изобретения является повышение точности интегрирования.Поставленная цель достигается тем, что предло.женный интегратор дополнительно содержит логический элемент И - ИЛИ, дополнительные пере ключатель, блок сравнения, инверторы и сумматор, Первый дополнительный инвертор, дополнительный сумматор и второй дополнительный инвертор сое.шщены последовательно, Выход второго дополни.тельного инвертора соединен с первым входом дополнительного блока сравнения, второй вход которого соединен с выходом пятого и шестого переключателей, а выход - с вторым входом блока управления, выход которого через логический эле.мент И-ИЛИ соединен с управляющими входами йервого, второго, третьего и четвертого переключа.телей. Вход интегратора подключен ко входу первого дополнительного инвертора непосредственно, а к первому входу дополнительного сумматора через дополнительный переключатель, управляющий вход которого подключен к выходу блока определения знака Второй вход дополнительного сумматора соединен с первым источником опорного сигнала,На чертеже представлена блок-схема интегратораИнтегратор содержит первый 1 и второй 2 интегрирующие усилители, инвертор 3, блок определения знака 4, блок сравнения 5, блок управления 6, реверсивный счетчик 7, цифроуправляющую прово.димость 8, сумматор 9, логический элемент И.- ИЛИ 10, первый дополнительный инвертор 11, дополнительный сумматор 12, второй дополнител ный инвертор 13, дополнительный блок сравне ния 14, переключатели 15.20, дополнительный пере ключатель 21 источники опорного напряжения 22, 23,Интегратор работает следующим образом.При входном сигнале О= 0 интегратор включен) на счетчике 7 записан код 10000, На пряжение на выходе цифроуправляемой проводимости 8 пропорционально произведению значенияэтого кода (так же как и для значения любогодругого кода на ее входе) на значение опорногонапряжения цифроуправляемой проводимости 8,Напряжение с выхода цифроуправляемой проводимости 8 поступает на сумматор 9, к которому длякомпенсации ненулевого начального значения подключен второй источник опорного напряжения,Предположим, что, начиная с начального моментавремени, входное напряжение Оинтегрируетсяусилителем 1 или усилителем 2, (что не имеет принципиального.значения), При этом на управляющихвходах переключателей 15, 18, 16 и 17 управляю.щий сигнал имеет такое значение, что сигнальныецепи переключателей 15, 18 разомкнуты, а сигнальные цепи переключателей 1617 замкнуты.Блок определения знака 4 по сигналам на еговходе с общей точки сигнальных цепей переключателей 17, 18 и инвертора 3 через управляющие входы переключателей 19, 20 замыкает сигнальныецепи одного из этих переключателей таким обра.зом, что на их общей точке получается напряжениеодного определенного знака, т.е, формируется:модуль входного напряжения О.Через инвертор 3, восстанавливающий фазупроинтегрированного входного сигнала, измененную на 180 усилителем 1, проинтегрированныйвходной сигнал поступает на сумматор 9, на выходекоторого образуется алгебраическая сумма напряжений, поданных на его вход,Как только напряжение с общей точки сигнальных цепей переключателей 19,20 сравняется с пер.вым опорным напряжением на входе блока сравнения 5, на его выходе формируется импульс,. возбуждающий блок управления 6 и переводящий счет. чик 7 в ближайшее состояние по (+) или по ( - ) счетной единице в зависимости от управляющегс сигнала с блока определения знака 4, В соответст. вии с новым кодом на выходе счетчика 7 меняется значение напряжения на выходе цифроуправляемой проводимости 8 и соответственно на выходе сумматора 9.При одновременном переключении, переключа. гелей 15, 18 на время переключения прерывается интегрирование входного сигнала, Для исключенияэтого целесообразно организовать последовательность переключений переключателей следующим образом. При интегрировании входного сигнала усилителем 1 переключатель 16 должен начать переключаться раньше, чем переключатели 15, 17 и 18. При интегрировании входного сигнала усилителем 2 переключатель 15 должен начать переключаться раньше, чем переключатели 16, 17 и 18,Оптимальный промежуток времени, на который раньше должен начать переключаться соответствую.щий переключатель, равен т = тпер, где тпер -время переключения переключателя. В этом случае к моменту начала выключения, например, усилите.ля 1 усилитель 2 включается (т,е. включаются ивыключаются сигнальные цепи переключателей 15 и 16) и за время т,р, пока разомкнется сигнальная цепь переключателя 17 и замкнется цепь переключения переключателя 18, на его выходе уже будет напряжение й. у Дф 6 д6Благодаря такой последовательности переклю. чений переключателей входной сигнал Оинтегри. руется непрерьвно. Разрыв непрерьвности в общей точке сигнальных цепей переключателей 17 и 18 кажущийся, так как по окончании процесса переключения в этой точке восстанавливается истинное значение интеграла от входного напряжения, а ближайшее значение напряжения на выходе сумматора 9 поддерживается аналоговым запоминающим уст. ройством, включающим в себя счетчик 7 и цифроуправляемую проводимость 8.Формирование указанной последовательности переключений с заданием необходимых интервалов времени не должно зависеть от полярности и амплитуды входного сигнала. В противном случае устройство удастся настроить только лишь для одного какого-то определенного значения входного сигна ла.На выходе инвертора 11 всегда формируется отрицательное значение входного сигнала О, Для этого при положительном входном сигнале О - сигнальная цепь переключателя 21 разомкнута уп. равляющим сигналом с блока определения знака 4, при отрицательном входном-сигнале Ох сигнальная цепь переключателя 21 замкнута.По каналу входного сигнала Осумматор 12 имеет коэффициент передачи, равный К, по каналу первого опорного напряжения 1 коэффициент передачи равен 1. Напряжение на выходе сумматора 12 равно- (О, - К О)3,навыходе инвертора 13, формирующего необходимую фазу сигнала на вхо. де блокасравнения 14, - (О, - КОх).Докажем, что, если опорноенапряжение на входе блока сравнения 14 равно (О, -К 1),то промежуток времени;ь = Т - Тгде Т - время, зв которое напряжение на выходе усилителя 1 или 2 достигает значения (О, - К О), не зависит от1 входного сигнала ОУТт ц,у хО Т, цт х1 11 ф "хху 1 А 1хСигнал с выхода блока сравнения 14 поступаетвход блока управления 6, Блок управления 6 посигналам с выходов блоков сравнения 5 и 14 через19 Ь логический элемент И в И 10 формирует необхо. димую последовательность управляющих сигналов переключателей 15 - 18 с требуемыми временными характеристиками.Интервал времени т можно регулировать в любых пределах изменением значения К, и в том числе сделать его равнымт=тр=т,Использование новых элементов. логического элемента И - ИЛИ, дополнительных переключателей, блока сравнения, инверторов и сумматора, позволяет повысить точность интегрирования входного сигнала и увеличить динамический диапазон вход. ных сигналов. В результате понижаются требования к метрологическим характеристикам интегрирую. щих усилителей, переключателей, что расширяет область применения интегратора. Формула изобретенияИнтегратор, содержащий интегрирующие усиди.тели, входы которых являются входами интеграто.ра, в цепь обратной связи интегрирующих усилитечй лей включены первый и второй переключатели,выходы интегрирующих усилителей через третий и четвертыйпереключатели соединеныс сигнальным входом пятого переключателя и подключены к первому входу блока определения знака и к входу 31 инвертора, выход которого соединен с первымвходом сумматора, с вторым входом блока опреде.ления знака и, с сигнальным входом шестого переключателя, выходы пятого и шестого переключате.лей соединены с первым входом блока сравнения, второй вход блока сравнения соединен с первым источником опорного напряжения, а выход - с первым входом блока управления и первым входом реверсивного счетчика, выход которого под.ключен к управляющему входу цифроуправляемой ,р проводимости, выход цифроуправляемой проводи.мости подключен к второму входу сумматора, третий вход сумматора соединен со вторым источ.ником опорного напряжения, выход блока определения знака соединен с управляемыми входами щ пятого и шестого переключателей и со вторымвходом реверсивного счетчика, выход сумматораявляется выходом интегратора, о т л и ч а ю щ и и.с я тем, что, с целью поцышения точности работы, он содержит логический элемент И - ИЛИ, дополни.59 тельные переключатель, блок сравнения, инверторыи сумматор; причем первый дополнительный инвертор, дополнительный сумматор и второй додон.нительный инвертор соединены последовательно; выход второго дополнительного инвертора соеди.6 б нен с первым входом дополнительного блока сравнения, второй вход которого соединен с выходом пятого и шестого переключателей, а выход - со вторым входом блока управления, выход которого через логический элемент И - ИЛИ соединен с управляющими входами 60 первого, второго, третьего и четвертого переключа553630 Составитель Л, СнимииковаТехред И А 4 алощ Корректор А Власенко Редактор Л, Утехина Тираж 5091 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раущская наб., д. 4/5Заказ 194/39 Филиал ППП" Патент ", г, Ужгород, ул, Проектная, 4 телей; вход интегратора подключен ко входу первого дополнительного ннвертора непосредственно, а к первому входу дополнительного сумматора через днюлйительный переключатель, управляющий вход которого подключен квыходу блока определений знака; второй вход дополнительного сумматора сое динен с первым источником опорного сигнала. Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР И 415677, МКИ 6 06,7 1/00.2. Смолов В,Б. "Аналоговые вычислительные машины", М, Высшая школа, 1972 г., стр. 197, рис, Ч - 9 (прототип) .