Устройство для синхронизации двоичных сигналов

(45) Дата опубликования описания 16,05.77(51) М, Кл.о Н 04 Ь 7/10 Гасударственный комитет Совета Министров СССР по делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ДВОИЧНЫХ СИГНАЛОВ Изобретение относится к радиотехнике иможет использоваться в системах связи,предназначенных цля перецачи дискретныхсообщений, в телеграфии и в системах с импульсно-коцовой модуляцией. 5Одно из известных устройств для синхронизации двоичных сигналов содержит делитель с добавлением с исключением импуль -сов, фазовый цискриминатор, выделительфронтов, накопительное устройство на базе 10реверсивного счетчика для повышения точности фазирования, и устройство переменного коррекционного эффекта для уменьшения времени вхождения в фазу ( Ц.Однако в известном устройстве накопител чое устройство и коррекционное устройство управляются выхоцом фазового дискриминатора, опрецеляющим только знак фазового рассогласования без указания наего точное значение, что снижает быстров 20действие таких устройств,Наиболее близким техническим решением является устройство цля двоичных сигналов, содержащее задающий генератор, выход которого поцключен к одному из входов делителя, к другому входу которого подключен вход вь:делителя фронтов сигнала 2Однако это устройство не обладает достаточной точностью и быстродействием фа - зирования.Цель изобретения - повышение точности и быстродействия фазирования,Для этого в устройство цля синхронизан. ции двоичных сигналов, содержащее задающий генератор, выход которого поцключен к одному из входов делителя и к другому входу которого подключен вход выцелителя фронтов сигнала, введены сумматор, счетчик на вычитание, счетчик на сложение и дополнительный выцелитель фронтов, прн этом выходы"К разрядов делителя подключены к (К + 1 т 1 + 2) входам сумматора, выход последнего разряда которого поцключен к управляющему вхоцу целителя, а В+ Ц выходы - к соответствующим вхоцам счетчика на вычитание, к управляющему входу которого подключен выход счетчика на сложение, а выход счетчика на вычитание через выделитель фронтов сигнала поцключен к входу "обнуление"сумматора, уп -равляющий вход которого соединен со входом счетчика на сложение и с выходом цополнительного выделителя фронтов сигнала.На чертеже представлена структурная 5 электрическая схема устройства для синхронизации двоичных сигналов.Устройство содержит задающий генера - тор 1, выхоц которого подключен к одному из входов делителя 2, к другому входу ко торого подключен вход выделителя фронтов 3 сигнала, сумматор 4, счетчик на вычита - ние 5, счетчик на сложение б,и дополнительный выделитель фронтов 7, при этом выходы (О,-а) "К" разрядов делителя 2 подключены 15 к Ьвф) входам сумматора 4, выход 6) последнего разряда которого подключен к управляющему входу 8 делителя 2, а (Ф 1 ) выходы ( --к соответствующим вхоп+1 М+щчдам счетчика на вычитание 5, к управляю щему входу 9 которого подключен выход счетчика на сложение 6, а выход счетчика на вычитание 5 через выделитель фронтов 3 сигнала подключен к входу фобнулениеф 10 сумматора 4, управляющий вход 11 ко торого соецинен со входом счетчика на сложение 6 и с выходом дополнительного выцелителя фронтов 7 сигнала,Устройство работает следующим образом, З 0 Последовательность высокочастотных импульсов с задающего генератора 1 поступает на счетный вход делителя 2 с коэффициентом деления "2кС входа устройства на вход дополнительного выцелителя фронтов 7 поступает сигнал данных. Сигнал на выходе дополнительного выделителя фронтов 7 длительностью в один период высокочастотного колебания за-дающего генератора 1, определяющий значащий 40 момент сигнала данных, поступает на вход счетчика на сложение 6 и на управляющий вход 11 сумматора 4, Производится считывание двоичного состояния делителя 2 и сложение модифицированного обратного кода этого 45 состояния с содержимым сумматора 4.В исходном состоянии .цикла накопления- усреднения содержимое сумматора 4 равно нулю. Счетчик на сложение 6 с емкостью ф 2 ф производит сложение поступающих на него импульсов с выхода дополнительного выделителя фронтов 7. При переполнении счетчика на сложение бимпульс с его выхода поступает на управляющий вхоц 9 счетчика на вычитание 5, и производит запись числа, равного усредненному значению фазового рассогласования эа цикл накопления, Счетчик на вычитание 5 имеет единственное устойчивое состояние - "нулевоеф. При записи в него любого числа, отличного от нуля, он автоматически переходит в режим счета на вычитание, Длительность этого режима в периодах импульса высокой частоты равна величине усредненного фазового рассогласования за цикл накопления.Сигнал такой длительности с выхода счетчика на вычитание 5 поступает на вход делителя 2, переводит делитель 2 в режим фуправляемое деление".Сигнал с выхода (М +в + 4 ) -го разряда сумматора 4 поступает на управляющий вход 8 делителя 2 и определяет вид фуправляем ого деления".Сигнал с выхода счетчика на вычитание 5 одновременно поступает на вход выделителя фронтов 3, с выхода которого сигнал поступает на вход "обнуление" 10 сумматора 4 и производит "обнуление" т. е.установку сумматора 4 в исходное состояние для следующего цикла накопления. Фаза выходного сигнала, снимаемого с выхода К-го разряда делителя 2 с точностью до одного импульса высокой частоты осуществляет слежение за усредненной фазой значащих моментов входного сигнала данных.Усреднение фазы в течение достаточно длительного цикла накопления дает фазу математического ожидания . значащего момента, слежение эа усредненной фазой дает снижение динамической погрешности фазирования и, соответственно, повышение исправляющей способности устройства фазирования.Формула изобретенияУстройство для синхронизации двоичных сигналов, содержащее задающий генератор, выход которого подключен к одному из входов делителя, и к другому входу которого подключен вход выделителя фронтов сигнала, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и быстродействия фазирования, введены сумматор, счетчик на вычитание, счетчик на сложение и дополнительный выделитель фронтов, при этом выходы фК" разрядов делителя подключены к (к + щ + 2 ) входам сумматора, выход последнего разряда которого подключен к управляющему входу делителя, а ( М + 4 ) выходы - к соответствующим входам счетчика на вычитание, к управляющему входу которого подключен выход счетчика на сложение, а выход счетчика на вычитание через выделитель фронтов сигнала подключен к входу "Обнуление" сумматора, управляющий вход которого соединен со вхо544162 Составитель Е. ЛюбимоваРедактор Ю. Комаров Техред М. Левицкая Корректор А, Лакида Заказ 873/73 Тираж 815 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 дом счетчика на сложение и с выходом дополнительного выделителя фронтов сигнала.Источники информации, принятые во внимание при экспертизе:1, Мартынов Е. М, Синхронизация в 5 системах передачи данных дискретных сообщений, М., "Связь", 1972., стр. 130.2. Авторское свидетельство СССР %403096, М. Кл, Н 04 Ь 7/10, 1973 (прототип).