Преобразователь двоичного кода в десятичный

ОП ИСАНИЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(б 1) Дополнительное к авт. свид-ву 51) М. Хл. Ь 06 Г 5/02 Заявлено 10.06,74 (21) 20рисоедннением заявки87/24 осудврственныи ноиит Совета Министров ССС по делон изобретенийи отирьпе 3) Приоритет овано 05.07.76.Бн,53) УДК 681,325яко ков 1) Заявитель отехничес 54) ПРЕО ЗОВАТ ДЕСЯ Ь ДВОИЧНОГО КОДА В НЫЙ испо воичн да ет естного устройсттродействие.я является повьпп ен в де 2 лт+1 )авляюирую. Изобретение относится к области вычислительной техники и может быть льзовано в устройствах информации д ой вчислительной машин-.Известен преобразователь двоичного ков десятичный, содержащий набор т, рад почислу разрядов десятичного кода, каждая изкоторых содержит четырехразрядный регистсдвига и дешифратор,Недостатком изв ва является невысокое бысБелью изобретени иебыстродействия.Зта цель достигается эа счет того, чтов пре:1:,.ожевном преобразователе в каждойтетра,. первые управляющие входы дешифраторо. я четырехразрядчого регистра сд ига саед, ч;ны и подключены к первой входношине, палый, второй и третий выходышифратора соединены со входами первого,второ.:о и третьего разрядов регистра сдвига и .:.;оды всех разрядов которого соединены с;: тветствующими информационнымивходами дешифратора, второй управляющийвход ко" рога соединен счетвертым выходом дешифратора предыдущей тетрады. Гятый вы- ход дешифратора соединен со вторым управляющим входом четырехразрядного регистра сдвига последующей тетрады, а шестой - с 5 третьим управляющим входом четырехразрядного регистра сдвига ой же тетрады.Структурная схема предлагаемого устройства для а -разрядных десятичных чисел приведена на чертеже, где обозначены: че О тырехразрядные регистры 11 - 1 сдвигатетрад, имеющие первый управляющий вход тп, на который подается тактирующий сигнал, второй управляющий вход и, поступление сигнала на который обеспечивает установку 15 значения и младшем (четвертом) разрядерегистра сдвига, третий управляющий вход, сигнал на котором разрешает сдвиг. содержимого тетрады на два разряда в.сторону младших разрядоввыходы первого, второго, 20 третьегочетвертого разрядов, а такжевходы и .рвого, второго и третьего разрядов:,Г,шифраторы тетрад 2.(т+ 1), (каждый из которых имеет первый упр ший вход Р, на который поступает такт 25 ший сигнал, второй управляюший вход 0,Таблица 1 0 О 1 1 О 0 1 О 0 О О О 1 1 О О 1 1 1 О четыре информационных входа Й, Ь, с и 3,подключенные к соответствующим выходамразрядов регистра сдвига этой же тетрады,первый А второй В и третий С выходы, подключенные к первому, второму и третьемувходам четырехразрядного регистра сдвигаэтой же тетрапы, четвертый выход, подключенный ко второму управляющему входу дешифратора соседней слева (старшей) тетрады,пятый выход, подключенный ко второмууправляющему входу регистра сдвига соседней слева тетрады, и шестой выход, подключенный к третьему управляющему входурегистра сдвига этойже тетрады; первая входная шина 3, подключенная к первым входамде 15шифраторов и четырехразрядных регистровсдвига всех тетрад, по которой подаетсятактирующий сигнал и регистр 4 исходногодвоичного кода,Устройство работает следующим образом.В исходном состоянии во всех разрядах регистров сдвига тетрад устанавливаечся нулевой код, в регистре 4 - преобразуемый двоичный код, Преобразователь работает потактно по сигналам шины и выполИняет полное преобразование за М/2 тактов(где М - разрядность исходного двоичногочисла).В каждом такте в зависимости от сигналов на входах 6, О., О,с, д, дешифраторы30на своих выходах по сигналу на входе Р вырабатывают или сигнал разрешения сдвигана два разряда (сигнал на выходе К), илисигналы на выходах А В, С для установкиЭ 135соответствующего кода в трех старших ра:-ь.рядах регистра той же тетрады. Кроме этого, дешифраторы вырабатывают на своих выходах сигналы переноса в соседнюю старшуютетраду (сигнал переноса "2 на выходеци сигнал переноса "1" на выходе Я ),Выработка сигналов на выходе дешифратора в зависимости от сигналов на его входах производится следующим образом. Еслив регистре данной тетрады зафиксированыкоды 0000, 0001, 0010 и в последнемслучае нет переноса 2" из соседней младшей тетрады, то в данной тетраде разрешается сдвиг кода регистра на два разряда влево по сигналу на выходе К дешифратора.Если в тетраде зафиксированы коды 0011,0100, 01 01, 0110, 0111, 1000, 1001,то запрещается сдвиг в данной тетраде ипроисходит коррекция кода последней и формируются переносы в старшую тетрадуЗапрет сдвига и коррекция кода регистра данной тетрады выполняется и тогда, когда намомент начала такта в регистре зафиксирован код 0010 и в данную тетраду приходитперенос 2 ф (сигнал на выходе дешифратора)из младшей тетрады,В таблице 1 представлены выходные сигналы, формируемые дешифратором тетрады приразлищых комбинациях сигналов на его входе. При этом перенос "1 образуется при пьредаче десятка из данного десятичного разряда в старшей, перенос 2 образуется припередаче двух десятков, при передаче трехдесятков из данного десятичного разрядаобразуются одновременно перенос 2 и перенос 1 в следующий разряд (сигналы свыходов 1. и Я дешифратора данной тетрады,поступающие в соседнюю старшую тетраду),При коррекции младший разряд регистратетрады устанавливается в соответствующеесостояние парафажым сигналом Я, поступающим из соседней тетрады.На основании приведенной таблицы можносоставить следующие функции зависимостивыходов дешифратора входных сигналовЛ=адачЪсдеЪс дЬВ = о.-аб чаа 6 Ч -дйЧ аЬдйчбс 3с = а 6 ч ьсдйсдК Убб Уэсдб1 =О, ч 94 чЬОВ =Ь ай Усд 6Для более наглядной иллюстрации работыпреобразователя в таблице 2 приведеныпромежуточные значения в тетрадах преобразователя на отдельных тактах преобразования двоичного кода 101011011001,2777 о.Таким образом после выполнения шеститактов бутет преобразовано двенадцатиразрядное двоичное число,520583 Продолжение табл. 1 Таблица 2 Формула изобретенияйреобразователь двоичного кода в десятичный, содержащий набор тетрад по числу разрядов десятичного кода, каждая из которых содержит четырехразрядный регистр иО сдвига и дешифратор, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в каждой тетраде первые управ ляющие входы дешифратора и четырехра:-ь рядового регистра сдвига соединены и под ключены к первой входной шине, первый, второй и третий выходы дешифратора соедииены со входами первого, второго и третьего разрядов регистра сдвига, выходы всехразрядов которого соединены с соответствуюшими информационными входами дешифратора,втор й управляющий вход которого соединенс четвертым выходом дешифратора предыдущей те:";.зады; пятый выход дешифрагора соединен со вторым управляющим входом четырехразрядного регистра сдвига последующейтетрады; шестой выход дешифратора соединен с третьим управляющим входом четырехразрядного регистра сдвига той же тетрады, 520583Составитель А, И. ШкатуллаРедактор Л. Утехина Техред М. Ликович КорректорА, ГриценкоЗаказ 4379/204 Тираж 86 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж 35, Раушская наб., д. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектнан, 4