Адаптивная вычислительная система обучения

(22) 3 а янлено 28,0 с пписоединен 23) Г 1 рно 1)птет ем явки Государствеииый номитеСаввтв Министров СССРпс делам изооретенийи отнротий.)публик Дата оп ва сания 2 0.75; ли То) Автор изобретения Соболевский 73) Заявитель ЫЧИСЛИТЕЛЬНЛЯ СИСТЕМОБУЧЕЦИЯ ЛДЛПТИВ 11 Аадаптации но набору операций, последоватепьчо соединенные между собой, блок адаптации по состоянию обучаемого, .и блок временной адаптации, входы которых подключены к блоку управления адаптацией, а выходы - к блоку оценки степени адаптации. Блок адаптации по разрядости вводимой информации содержит узел анализа длины входных фраз, узел опреде- )О пения признака исходных данных, узелвыбооа способа адаптации, выходы которого соединены с узлами анализа длины входных фраз и определения признака исходных данных, узлы настройки устройства памятии вычислителей по,разрядности, входы которых соединены с узлами анализа длины входных фраз и определения признака исходных данных. Блок адаптации по набору операций содержит последовательно между 20 собой узлы выбора способа адаптации понабору микрокоманд, анализа кодов операций и настройки устройства микрокоманд управляющего процессора.На чертеже приведена структурнаясхе Ь ма адаптивной вычислительной системы. и решесист Изобретение мносигсл к автоматике ивычиспигельной технике, в частности к адаптивным вы ьчспительным системам БС обучения.Известная адаптивнал вычислительнаясистема обученил содержит бпок опенкистепени адаптаций, подключенный к блокусвязи и к блоку управления адаптацией,последовательно соединенных между собой.Однако известное устр )йство не обеспечивает адаптацию по точости ( разрядности) представпенпл входной информации,используемой при решении задач обучения.Кроме того, не обеспечивается в прототипе адаптация и по таким параметрам какнабор операций по ре пению задач, состояние объекта ( обучаемого ) по времени.Кроме того, эффективность использования составных частей прототипа прнии малых задач лвпяетсл ниэксй,Цель изобретенил - повышение эффективности процесса обучения.Дс етигаетсл эте.,п чт емасот-ч.жит б 1 к апаптаппи по разряд -ности вводи."ой информации, блокОна содержит блок 1 связи вычислитег. Ной системы с конечными устройствами, блок 2 управления адаптацией, блок 3адаптации вычислительной системы по разрядности вводимой информации, блок 4 адаптации по набору операций, обеспечивающих решение задачи, блок 5 адаптации посостоянию объекта (обучаемого) блок 6временной адаптации, блок 7 оценки степени адаптации, Блок 3 содержит узел 8 щвыбора способа адаптации по разрядностиинформации, узел 9 анализа;входных Фраатпо их длине, узел 10 определения признака исходных данных по разрядности вход-,ной информации зел 11 настройкч устройства памяти вычислительной системы разрядности, узел 12 настройки вычислителей по разрядности,Блок 4 включает узел 13 выбора спо- жсаба адаптации по набору микрокоманд,обеспечивающих решение задачиузел 14анализа кодов операций, которые необходимо выполнить для решения задачи. иузел 15 настройки устройства микракоманд р 5управлявшего процессора вычислительнойсистемы,В статике элементы адаптивной вычислительной системы обучения взаимосвяэа-, ЗОны следующим образом, Вход блока 1 свя-,зан адаптивной вычислительной системы соединен с конечными устройствами (пультами обучаемых), а выход - с блоком 2 управления адаптацией. Выход блока 2 управ-"фления адаптацией соединен с входами блоков 3 - 6, обеспечивающих адаптацию вычислительной системы обучения по различным параметрам, Выходы блоков 3 - 6 соединены с входом блока 7 оценки степени 4 Оадаптации вычислительной системы обучения по одному или нескольким параметрам,Один выход блока 7 соединен с блоком 1,а второй - с блоком 2,45В блоке 3 узел 8 соединен с узлами 9 и 10, Блоки 3 и 4 связаны также между собой через узлы 10, 13 и 12, 15, Узлы 9 и 10 соединены с узлами 11 и 12. Выходы последних,являются, выходом вц блока 3 и соединены с блоком 7.В блоке 4 вход узла 13 являетсявходом блока 4, Один из выходов узла 15 соединен с блоком 7, ЯСистема работает следующимобрезом.Объект (обучаемый) с конечного устройства обращается к вычислительной системе через блок 1. Блок 2 анализируетден ные о задаче, историю решения эа-ачданного класса, состояние (настройку) блоков3 - 6 и другие данные., необходимые дляпринятия решения об адаптации системыпо одному, нескольким ялн всем параметрам, а именно по разрядности (например,по точности решения задач нли длинепри=нимаемых и обрабатываемых раз обучения); по выбору операций, которые необходимо выполнить, чтобы решить задачу(например, только логические, или только арифметические, или те и другие, нсв различных соотношениях) ", по состояниюобъекта (например, техническое состоя-ние конечного устройства или биологическое психическое, интеллектуальное, физическое состояние Обучаемого); по времени (например, по быстродействию решения задач, по длине отрезков временимежду выдачей кадрор информации обучаемому).Блок 2 вырабатывает управляющиесигналы на блоки 3-6, которые настраивают память, вычислители и управляющийпроцессор на необходимые параметры.Результаты настройки анализируются олоком 7 и в случае удовлетворительнойнастройки (степень адаптации удовлетворяетзаданным критериям), выдает сигнал наблок 1, в результате происходит решениезедечниспользованием только такого кс.личестве оборудования вьчислительной сн=стемы, которое необходимо для решенияданной задачи,Если степень адаптации неудовлетворительна, то блок 7 передает управление наблок 2 и процесс перестройки устройствпродолжается, При этом используется информация из истории настройки ВС и решения задач, подобных данной,Особенность работы блока 3 в процессе адаптации заключается в том, что узел 8, пользуясь информацией о задаче от блока 2, определяет присутствие признака разряд- ности исходных данНых, Так, для многих задач заранее известно с какой точностью их необходимо решать, т,е, известно какую разрядность должны иметь вычислитель и память вычислительной системы, Если признака нет, то управление от узла 8 передается к узлу 9, который анализирует входные данные и другие признаки и определяет необходимую разрядность (точность) решения задачи, Если признак есть, тс от узла 8 управление передается к узлу 1 О, который определяет конкретчое значение признака и по нему необходимую разрядность (точность) решечия задачи, После определения необходимой"точности решения заде 489139чиузлы 11 и 12 настраивают память и вычислители на необходимую разрядность.Блок 4, получив команду на настройку вычислительной системы по набору операций, выбирает способ адаптации, Если заявка на решение задачи имеет признак набора операций (например, заранее извес но, что для решения данной задачи необходимы только логические операции), то управление с узла 13 передается на узел 10, К а далее происходит настройка, вычислите-, лей и памяти как описано, Если признака нет, то управление передается на узел 14, который анализирует операции, несбходимые для решения задачи, и передает управление 151 узлу 15, Последний организует настройку устройства микрокоманд управляющего проц,ссора так, что для решения данной задачи набирается совокупность микрокоманд, обеспечивающих решение зад"чи. Кроме Ж того, узлы 12 и 15 обмениваются информацией при настройке с целью взаимной коррекции параметрв. Таким образом совместная работа всех блоков и узлов вычислительной систем увеличивает ее адаптивные возможности повышает эффективность использования (степени загрузки) элементов системы,30Предмет изобретения1. Адаптивная вычислительная системаобучения, содержащая блок оценки степениадаптации, подключенный к блоку связи иИ к блоку управления адаптацией, последовательно соединенных между собой, о т л ич а ю ш а я с я тем, что с целью повышения эффективностн процесса обучения, система содержит блок адаптации ло разрядности вводимой информации и блок адаптации по набору операций, последовательно соединенные между собой, блок адаптации по состоянию обучаемого и блок временной адаптации, входы которых подключены к блоку управления адаптацией, а выходы - к блоку оценки степени адаптации.2, Система обучения по и, 1 о т л ич а ю ш а я с я тем, что блок адаптации по разрядности вводимой информации содержит узел анализа длины входных фраз, узел определения признака исходных данных, узел выбора способа адаптации, выходы которого соединены с узлами анализа длины входных фраз и определения признака исходныхданных, узлы настройки устройства памяти и вычислителей по разрядности, входы которых соединены с узлами анализа длннывходных фраз и определения признака исходных данных. 3. Система обучения по и, 1 о т л ич а ю ш а я с я тем, что блок адаптации по набору операций содержит последовательно соединенные между собой узлы выбора способа адаптации по набору микрокоманд, анализа кодов операций и настройки устройства мнкрокоманд управляющего про 11 ес, сора,ЦНГИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 13.3035,Москва, Ж, Раушски наб., д, 4/5Филиал"Патент", г, Ужгород, ул, Гагарин, 10.1