Преобразователь двоичного кода в двоично-десятичный

Союз Советских Социалистических Реслублик(51) 2) Заявлено 24,05.73 (21) 1920322/18-24 с присоединением заявкиГосударственный ком 3) Приоритет овета Министров СС(088.8) ллетень36 иковано 30.09,75. елам изобретении и открыти опубликования описания 05.01.76 2) Авторы изобретени А. ф. Герцовский, С. С. Мухортов и В. А. Орехо(71) Заявител 54) ПРЕОБРАЗОВАТЕЛЬ В ДВОИЧНО-ДЕ ИЧНОГО КОДЧНЫИ Изобретение относится к области автоматики и вычислительной техники и предназначено для преобразования двоичных чисел в двоично-десятичные.Известно устройство для преобразования двоичного кода в двоично-десятичный, работающее по принципу сдвига и коррекции и содержащее сдвиговый регистр, разделенный на тетраду, Выходы разрядов каждой тетрады соединены с входами соответствующего блока (дешифратора) коррекции, выходы которого по 1 дключены к входам соответствующих разрядов той же тетрады, Число блоков коррекции равно, таким образом, числу тетрад в сдвиговом регистре.Предложенное устройство отличается тем, что выход старшего разряда каждой тетрады сдвигового регистра, кроме первой тетрады, соединен с входом соответствующего элемента И блока коммутации, входы всех тетрад сдвигового регистра, кроме первой и второй тетрад, - с соответствующими управляющими входами устройства.Это позволяет упростить устройство за счет исключения блоков коррекции для всех тетрад, кроме одной. Исключенное из известного устройства оборудование гораздо сложнее, чем дополнительное оборудование (блок коммутации и источник управляющих сигналов) в предложенном устройстве,На фиг. 1 представлена схема устроиствадля четырех разрядов выходного кода; на фиг. 2 - таблица преобразования конкретного двоичного числа в его двоично-десятичный эквивалент.Устройство содержит (фиг. 1) сдвиговыйрегистр 1, разделенный на тетрады 2 - 5, дешифратор 6 коррекции, входы и выходы которого подключены к выходам и входам первой 1 О тетрады (тетрада 2) сдвигового регистра. Выходы старших разрядов тетрад 3, 4 и 5 (т. е.всех тетрад, кроме тетрады 2) соединены с соответствующими элементами И 7, 8 и 9 блока 10 коммутации, который содержит также 15 элемент ИЛИ. Входы последнего связаны свыходами элементов И 7, 8, 9, а выход элемента ИЛИ 11 - с входом сдвигового регистра 1. Вход элемента ИЛИ 11 соединен также с шиной 12 подачи двоичного кода, 20 входы тетрад 4, 5, элементов И 7, 8, 9 - суправляющими входами 13 - 17, Импульсы сдвига поступают на сдвиговый регистр 1 через вход 18, а импульсы коррекции - на дешифратор коррекции через вход 19.25 Устройство работает следующим образом.В исходном состоянии на управляющие вхо.ды 13 и 14 поданы разрешающие потенциалы, подключающие тетрады 4 и 5 сдвигового регистра 1 к цепи сдвига, а на управляющие ЗО входы 15, 16, 17 - запрещающие потенциалы,5 10 15 20 25 30 0 ,5 50 Входной двоичный код подается, начиная со старшего разряда, по шине 12 через элемент ИЛИ 11 блока коммутации на вход сдвигового регистра 1, сдвигаясь через тетраду 2, Если число, оказавшееся в тетраде, больше определенного, то это число корректируется, В данном случае, если число в тетраде 2 больше, чем 4 (т. е. 5, 6, 7, 8 или 9), то к нему прибавляется число 3 в двоичном поле. Прибавление числа 3 (с помощью дешифратора коррекции) может осуществляться как путем сдвига определенных разрядов внутри тетрады 2, так и путем установки разрядов тетрады в определенные состояния.Пусть, например, преобразуется двоичное число А=0001000111001 (старший разряд записан справа), соответствующее десятичному числу 5000,Тогда при сдвиге числа А на четвертом такте в тетраде 2 оказывается записанным число 1001 (фиг. 2), большее, чем число 4, т. е.0010 - младший разряд записан слева. В результате дешифратор коррекции переводит тетраду 2 в состояние 0011=7, т. е. прибавляется число 3 к содержимому тетрады (4). Аналогичным образом осуществляется коррекция содержимого тетрады 2 и в последующих тактов.Через тринадцать (разрядность числа А) тактов в тетраде 2 записывается младший десятичный разряд искомого выходного числа (в двоично-десятичном коде). Первый цикл преобразования закончен.Далее в регистре 1 начинается циркуляция полученного числа А; при этом на управляющий вход 17 подается разрешающий потенциал, число А сдвигается с выхода тетрады 5 через открытый элемент И 9, Сдвиг числа А в течение первых четырех тактов осуществляется без коррекции: содержимое тетрады 5 сдвигается в тетраду 2, содержимое тстрады 3 - в тетраду 4 и т, д, (поэтому нумерация тактов на фиг. 2 во втором цикле преооразования начинается с четвертого такта). Ы результате сдвигов и коррекции во втором цикле формируется число А; полученное в первом цикле искомое значение младшего десятичного разряда оказывается записанным в тетраде 5 (тетрада единиц), после чего на вход 17 подается запрещающий потенциал, а на вход 16 - разрешающий потенциал. Запрещающий потенциал поступает и на вход 14 тетрады 5, отключая от ее входа цепь подачи импульсов сдвига.Аналогичным образом происходит преобразование в последующих циклах, причем в течение первых четырех тактов каждого цикла с циркуляцией сдвиг чисел осуществляется без коррекции, а из последующих циклов поочередно исключается по одной тетраде (начиная с тетрады 5) путем запрещения подачи импульсов сдвига,В результате в сдвиговом регистре оказывается записанным двоично-десятичный код исходного числа А, причем старший десятичный разряд - в тетраде 2.Число циклов преобразования (исключая первый цикл, предварительный) на единицу меньше числа тетрад, а число тактов в каждом цикле (начиная с третьего) на четыре меньше, чем в предыдущем цикле.Исходное двоичное число может быть записано в регистр и параллельным кодом. В этом случае число циклов преобразования (исключая первый цикл) равно числу тетрад сдвигового регистра.Управление устройством сводится к регулярному распределению разрешающих и запрещающих сигналов по управляющим вход дам 13 - 17. Предмет изобретенияПреобразователь двоичного кода в двоичнодесятичный, содержащий сдвиговый регистр, дешифратор коррекции и блок коммутации, выполненный на элементах И, выходы которых соединены с входами элемента ИЛИ, выход последнего соединен с входом сдвигового регистра, вход каждого из элементов И блока коммутации соединен с соответствующим управляющим входом устройства, выходы разрядов первой тетрады сдвигового регистра соединены с входами дешифратора коррекции, выходы которого соединены с входами соответствующих разрядов той же тетрады, отличающийся тем, что, с целью упрощения устройства, выход старшего разряда каждой тетрады сдвигового регистра, кроме первой тетрады, соединен с входом соответствующего элемента И блока коммутации, входы всех тетрад сдвигового регистра, кроме первой и второй тетрад, соединены с соответствующими управляющими входами устройства, 486314486314 исха ньяи ддоичиьа код тысячи Такт Сать и Десятка па а 1 аоа 1 а 001 ааа 111 оо оаа 1 оап 111 а о па 10 ап 111 опп 1 апо 11О 1 ОО 1 1 аа 1 0011 1001 0011 1 аа 1 ОО 11 ООО 1 1101 011 О 1 ап 1 01 оа 1 п 1 а оао 1 поао опао ппа 1 опп 1 пппопо а 00100 О О 010оооо 1 оап 11 ОО 1110 0101 1 о 1 а 0001 1 ООО О 100 1010 ООО 1 оооо 1111 0111 1 П 11 00 1 а паап оооо оопп 111 1 аа 10 0001 аоао 1 ОПП оопп 010 1 ПО 10 ОО 01 0000 оооо ааап попа 11 ПО 0110 ОО 11 12 пппп 1 ОО 1 1 ОПП оооо 11 ап О 110 1 ао 1 а 1 ао 1010 ООО 1 11 ОП 0100 оа 10 0100 оооо попо 1 ООО 0100 101 О ППО 1 папа паап оооо 1010 оооо фиг Г Составитель В. Игнатущенко Текред М. Семенов Корректор Л. Орлова Редактор И. Грузова Типография, пр. Сапунова, 2 Заказ 3208/4 Изд.1832 Тираж 679 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж.35, Раушская наб., д. 415