Реверсивный регистр сдвига

О П И С А Н И Е(1 ц 424853ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Саиз Советских Социалистических Республик,полнительное к 1) М. Кл, 611 с 19 21) 1607642/18-24 1.7 Заявлено рисоединением зая осударственный комите 32) порите Совета Министров СССРпо делам изобретенийОпубликовано 25.06.7 Дата опубликования ллетень Ъв 23 открытии сания 21.10.75 72) Лвторы изобретения Овси) Заявитель 4) РЕВЕРСИВИЫй РЕГИСТР СДВИГ Изобретение относится к вычислительной технике и дискретной автоматике и предназначено для операций прямого и обратного сдвига двоичных чисел.Известен реверсивный регистр сдвига, построенный на основе триггеров типа Р, каждый разряд которого состоит из трех Р 5-триггеров - одного памяти и двух коммутационных, причем Я 5-триггер памяти имеет одно единичное и два нулевых плеча, управляемых сигналами реверса.Однако наличие в известном реверсивном регистре критических состязаний логических элементов может привести к сбоям в работе регистра,Цель изобретения - повышение помехоустойчивости устройства.Достигается это тем, что предлагаемое устройство содержит в каждом разряде триггер памяти, первый и второй коммутационные триггеры, выполненные на элементах И - НЕ, и отличается от известного тем, что каждый,коммутационный триггер содержит дополнительный элемент И - НЕ, образующий второе нулевое плечо коммутационного триггер;а с дополнительным нулевым выходом и нулевыми входами. Единичный выход первого коммутационного триггера соединен с одним из нулевых входов второго коммутационного триггера предыдущего разряда регистра и с одним из дополнительных нулевых входов второго коммутационного триггера последующего разряда. Нулевой и дополнительный нулевой выходы первого коммутационного триггера соединены с единичными входами триггера памяти, единичный выход второго коммутационного триггера соединен с нулевым входом первого коммутационного триггера предыдущего разряда и с дсполнигельным нулевым входом первого коммутационного триггера последующего разряда, нулевой выход второго коммутационного триггера соединен с нулевым входом триггера памяти и с одним из нулевых входов второго коммутационного триггера предыдущего разряда. Дополнительный нулевой выход второго коммутационного триггера соединен с одним из нулевых входов триггера памяти и с одним из дополнительных нулевых входов второго коммутационного триггера последующего разряда. Нулевой вход первого коммутационного триггера соединен с единичным выходом второго коммутационного триггера последующего разряда, дополнительный нулевой вход первого коммутационного триггера соединен с единичным выходом второго коммутационного триггера предыдущего разряда, нулевые входы второго коммутационного триггера соединены с нулевым и с единичным выходами соответственно второго и первого коммутацио;шых триггеров последующего разряда, Дополнительные нулевые входы второго коммутационного триггера соединены с дополнительным нулевым и с единичным выходами соответственно второго и первого коммутационных триггеров предыдущего разряда, один из нулевых входов каждого из коммутацио.шых триггеров каждого из разрядов регистра соединен с щиной сигнала Савог влево, а один из дополнительных нулевых входов тех же триггеров соединен с шиной сигнала Сдвиг вправо,На фиг. 1 приведена схема трех разрядов устройства; на фиг. 2 приведены временные диаграммы, иллюстрирующие функционирсвание устройства,Каждый разряд устройства содержит триггер памяти (типа Я, 5) на элементах И - НЕ 1 и 2, первый и второй коммутационные триггеры на элементах И - НЕ 3 - б и б - 8 соответственно, причем элементы 3, 8 образуют единичные плечи этих триггеров, элементы 4 7 -- основные нулевые плечи, элементы б, б - дополнительные нулевые плечи с соответствующими дополнительными нулевыми входами и выходами.Нулевые входы каждого коммутационного триггера каждого разряда соединены с шиной 9 Сдвиг влево, а дополнительные нулевыс входы тех же триггеров - с шиной 10 сигнала Сдвиг вправо. Нулевые входы и дополнительные нулевые входы коммутационных триггеров соединены с шиной 11 тактовых импульсов. По шине 12 на дополпительн нныи нулевои вход первого коммутационного триггера первого разряда подается прямой код входной информации при сдвиге вправо. Инверсный код входной информации при сдвиге вправо подается на дополнительные пулевые входы второго коммутационного триггера первого разряда по шинам 13 и 14. Прямой код выходной информации при сдвиге вправо подается с единичного выхода второго коммутационного триггера последнего разряда па выход 1 б. Инверсный код той же информации подается на выходы 1 б и 17 с единичного выхода первого и дополнительного нулевого выхода второго коммутационных триггеров того же разряда,По шине 18 а нулевой вход первого коммутационпого триггера последнего разряда подается прямой код входной информации при сдвиге влево; инверсный код той же информации подается по шинам 19 и 20 па нулевые входы второго коммутационного триггера того же разряда,Прямой код выходной информации при сдвиге влево подается с единичного выхода второго коммутационного триггера первого разряда на выход 21; инверсный код той же информации подается на выходы 22 и 23 с единичного выхода первого и нулевого выхода второго коммутационных триггеров первого разряда.Подключение выходов устройства к соответствующим входным информационныл 1 шинам позволяет реализовать различные кольцевые счетчики. Например, при подключении выхода 15 к шине 12, а выходов 1 б и 17 соот ветственно к шипам 13 и 14 реализуется кольцевой счетчик с циклическим кодированием (со сдвитом информаиии вправо).При сдвиге информации вправо во всехразрядах регистра включены дополнительные 10 нулевые плечи коммутационных триггеров, аосновные нулевые плечи выключены. При сдвиге информации влево включаются основные нулевые плечи коммутационных триггеров, а дополнительные выключаются. Связи 15 между разрядами регистра обеспечивают управление переключением каждого разряда регистра при помощи информации от соответствующего соседнего разряда, причем эта информация может изменяться только после 20 окончания тактового импульса. Этот алгоритмработы исключает критические состязания логических элементов различных разрядов. Сам же разряд регистра построен на основе несимметричного триггера типа Т, который не 25 содержит критических состязаний логическихэлементов, Учитывая, что управляющая информация не изменяется в момент тактового воздействия, отпадает необходимость во внутренних блокировочных связях между комму0 тационными триггерами внутри каждого разряда регистра,Регистр работает без сбоев при произвольных разбросах времени задержки сигналов в логических элементах.35 Временные диаграммы иллюстрируют последовательность продвижения двух логических единиц через три разряда регистра вправо и влево. Номера временных диаграмм соответствуют нумерации элементов и шин 40 устройства на фиг. 1. Индексы 1, 11, 111 указывают на принадлежность элементов И - НЕ 1/8 первому, второму и третьему разрядам устройства (слева направо на фиг. 1).Схема устройства может быть реализована 45 па элементах ИЛИ - НЕ без изменения связей между элементами.Предмет изобретения50 Реверсивный регистр сдвига, содержащийв каждом разряде триггер памяти, первый и второй коммутационные триггеры, выполненные на элементах И - НЕ, единичный выход триггера памяти соединен с единичным вхо дом первого коммутационного триггера, единичный выхщ которого соединен с единичным входом второго коммутационного триггера, один из нулевых входов каждого коммутационного триггера соединен с шиной тактовых 60 импульсов, отличающийся тем, что, с цельюповышения помехоустойчивости, каждыми коммутационный триггер содержит дополнительный элемент И - НЕ, образующий второе нулевое плечо коммутационного триггера с до полнительным нулевым выходом и нулевымивходами, единичный выход первого коммутационного триггера соединен с одним из нулевых входов второго коммутационного триггера предыдущего разряда регистра и с одним из дополнительных нулевых входов второго коммутационного триггера последующего разряда, нулевой и дополнительный нулевой выходы первого коммутационного триггера соединены с единичными входами триггера памяти, единичный выход второго коммутационного триггера соединен с нулевым входом первого коммутационного триггера предыдущего разряда и с дополнительным нулевым входом первого коммутационного триггера последующего разряда, нулевой выход второго коммутационного триггера соединен с нулевым входом триггера памяти и с одним из нулевых входов второго коммутационного триггера предыдущего разряда, дополнительный нулевой выход второго коммутационного триггера соединен с одним из нулевых входов триггера памяти и с одним из дополнительных нулевых входов второго коммутационного триггера последующего разряда, нулевой вход первого коммутационного триггера соединен с единичным выходом второго коммутационного триггсра последующего разряда, / дополнительный нулевой:вход первого коммутациопного триггера соединен с единичным выходом второго коммутационного триггера предыдущего разряда, нулевые входы второго коммутационного триггера соединены с нуле вым и единичным выходами соответственновторого и первого коммутационных триггеров последующего разряда, дополнительные нулевые входы второго коммутационного триггера соединены с дополнительным нулевым и 15 с единичным выходами соответственно второго и первого коммутационных триггеров предыдущего разряда, один пз нулевых входов каждого из коммутационных триггеров каждого из разрядов,регистра соединен с ши ной оипнала Сдвиг вле/зо, а один из дополнительных нулевых входов тех же тритгеров соединен с шиной сигнала Сдвиг вправо,8 Составитель В. Игнатущенкоехред Е. Подурушина аказ 837 127 ИПИ рьк. фил. пред. Патент актор Е. Гончар Изд.806 счдарствен ного по делам изо Москва, Ж,Тираж 648комитета Совета Министетений и открытийаушская наб., д. 4/5 ректор В. Гутман Подписное СССР