Запоминающее устройство с автономным контролем

,02. 73 (21) 1890200/18(51) М 9/О присоединением эая осударственныи комитеСовета Министров СССРво делам изобретенийи открытий 2) Приоритет) УЙК 681,327, .6(088.8) Опубликован 4 Бюллетень4429.03,75 та опублик ания описания(72) Авторы изобретени К. Г. Самофалов, В, И, Корнейчук, А. Ви А. И. Небукин 71) Заявител Киевский ордена Ленина политехнический институт им.50-лет Великой Октябрьской социалистической революции(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОКОНТРОЛЕМ ТОНОМ НЫМ Изобретение относ я к области зап йство егис лям, подректируслова,ания, под- рректируюемы сравключенные к рещего кода и кпения, другой ввыходу схемы оза, блоки схемподключены к влей и блока дек истру силы ко одному входу сх ход которой под нределения краИЛИ, выходы ходам одного и одирования соо соединен ности откакоторых накопитеетствен блок управле Недостаткояется большо ния.м известного устройс е количество оборудования. ое устройство отличается от , что оно содержит блоки иггер, входы которого поддам блока декодирования и ия, а выходы - к управляюрвого и второго блоков схем ионные входы которых соеым и инверсным выходами лагаем известного тем схем "И" и тр ключены к выхо блока управлен шим входам пе фИф, информац динены с прям 5 че етминающих устроиств,Известно запоминающее устр автономным контролем, содерж адреса, подключенный к накопи соединенным к регистру силы к юшего кода и регистру кодового блоки кодирования и декодиров регистра кодового слова, а выходы - с входами первого блока схем ИЛИ, информационные входы третьего и четвертого блоков схем "И подключены к одному выходу блока декодирования и к инверсному выходу регистра кодового слова, выходы - к выходной шине устройства и к одному из входов второго блока схем фИЛИф, а вход схемы определения кратности отказа подсоединен к другому выходу блока декодирования.Это позволяет упростить устройство и повысить надежность его работы.На чертеже изображена блок-схема предложенного устройства.Устройство содержит регистр адреса 1, имеющий информационный вход 2. Регистр 1 состоит из регистра 3 номера ячейки и регистра 4 номера страницы. Выход 5 регистра 1 соединен с накопителем 6, а выход 7 регистра 4 - с накопителем 8.Накопитель 6 имеет страничную организацию и обладает емкостью р страниц. Емкость накопителя 8 определяется колиством страниц накопителя 6 и составля)ячеек.ветственно,Выход 24 блока 18 связан с входомсхемы 25 определения кратности отказа,выход которой соединен с одним входомсхемы сравнения 26. Выход схемы 26связан с блоком 20 и с другим входомрегистра 10, выход которого соединен сдругим входом схемы 26 и с входамиблока 18 и блока кодирования 27. 30Один из выходов блока 18 подключенк информационному входу третьего блока"И 28, выход которого подсоединен квыходной шине 29.Входная шина 30 устройства соединена З 5с информационным входом блока 27. Кодовый выход блока 27 связан с одним входом второго блока схем "ИЛИ" 31, другойвход которого подключен к выходу четвертого блока схем фИ" 32, информационный 40вход которого подключен к инверсному выходу 15 регистра 12. Выход блока 31связан с входом накопителя 6, Выходблока 20 подключен к другому входу триг-гера 23.Устройство работает следующим образом.Соответствующая й (1,э )странице накопителя Ъ,-я ячейка накопите-ля 8 настраивается путем изменения еесодержимого на код, сила которого опре, 50деляется максимальной кратностью имеюших место в ячейках -й страницы накопителя 6 отказов (под силой Ю корректирующего кода подразумевается его способностьЫобнаруживать ошибки кратности от 1 до (включительно). Настройка -й ячейки накопителя 8 происходит следуюшйм образом. Информационный выход 9 накопителя 8 соединен с одним входом регпстра 10 силы корректирующего кода, один из выходов которого связан с информационным входом накопителя 8,Кодовый выход 11 накопителя 6 соединен с входом регистра 12 кодового слова, Прямой выход 13 регистра 12 подключен к информационному входу первого блока схем "И" 14, инверсный выход 15 регисч- ра 12 - к информационному входу второго блока схем фИ" 16, выходы блоков 14 и 16 подсоединены к входам первого блока схем ФИЛИ" 17, выход которого подключен к блоку декодирования 18.Выход 19 блока 18 связан с блоком управления 20, имеющим вход 21 и выход 22, и с одним из входов триггера 23, Выходы триггера 23 соединены с управляющими входами блоков 14 и 16 соотВ начале работы-страницы накопителя 6, когда отказы в ячейках этой страниацы отсутствуют,) -я ячейка накопителя 8настраивается на код, исправляющая спо собность которого равна, например,ПоФмере накопления в ячейках,)-й страницынакопителя 6 возникающих в разные моменты времени отказов кратности, например,.Х( кратность имеющих место в 10 некоторых из этих ячеек отказов можетдостигнуть величины Ь. При этом силаиспользуемого-й страницей накопителя 6корректирующего кода с помощью .-йячейки накопителя 8 устанавливается равной+Я (при той же исправляющей способности, равной). В случае обнаружения вкакой-нибудь ячейке -й страницы накопителя 6 отказа кратности СФЯ , чтовозможно, когда в ячейке, содержащей (,- кратный отказ, произойдет отказ кратности Я,-я ячейка накорителя 8 перестраивается на код с силой СФЬЯ , затем приобнаружении отказа кратности )С+Хф -на код с силой (, Ф Я и так далее доЩ ф. Исправляющая способность корректирующего кода все время остается постоянной и равнойВ исходном состоянии триггер 23 сит.налом с блока 20 устанавливается в состояние "0", Для обращения к ячейке-йстраницы накопителя 6 адрес этой ячейкинеобходимо записать по входу 2 в регистр1. При этом по адресу, записанному в ре гистр 4, из,- -й ячейки накопителя 8 бу дет считано слово, которое определяет си. лу используемого,-й страницей накопителя 6 корректирующего кода. Считанное изнакопителя 8 слово поступает в регистр10, после чего блоки 18 и 27 настраиваются на используемый код.При записи информационное слово пошине 30 поступает в блок 27, с выходакоторого кодовое слово через блок схем"ИЛИ 31 записывается в накопитель 6.При считывании кодовое слово из на копителя 6 поступает в регистр 12, а спрямого выхода 13 регистра 12 черезблок схем "И" 14 и блок схем фИЛИф 17в блок 18 (считывание кодового слова изнакопителя 6 и запись его в регистр 12могут быть совмещены во времени сосчитыванием слова из накопителя 8 и записью его в регистр 10). Блок 18 декодирует кодовое слово, определяет наличиеили отсутствие неисправимой ошибки внем, выдавая в соответствии с этим повыходу 19 сигнал в блок 20 и управляятриггером 23, а также определяет кразность имеющей место ошибки (исправимойили неисправимой), информация о чем по-ступает по выходу 22 в схему 25 (в ка честве схемы 25 может быть использо-, 5ван, например, накапливающий сумматор).В случае отсутствия неисправимойошибки триггер 23 остается в состояниий 0". Информационное слово с выхода бло18 через блок схем йИй 28 поступает на 0шину 29,В случае наличия неисправимой ошибкитриггер 23 сигналом с выхода 19 блока18 устанавливается в состояние"1 фй подключая инверсный выход 15 регистра 12.При этом информационное слово на шину29 не поступает, а обратный код содержащегося в регистре 12 кодового слова синверсного выхода 15 через блок схемфИ 32, блок схем "ИЛИ" 31 записывает 20ся в ту же ячейку накопьтеля 6. Палеезаписанное в накопителе 6 кодовое словосчитывается и записывается в регистр 12.Обратный код нового содержимого регистра 12 поступает с инверсного выхода 1525через блок схем йеИй 16, блок схем ййИЛИф17 в блок 18. Блок 18 декодирует кодовое слово, выдавая через блок схем "И"28 на шину 29 правильное информационЗ 0ное слово, и определяет кратность возможно имеющей место (исправимой) ошибки,информация о которой поступает по выходу 24 в схему 25 и суммируется с прежним содержимым этой схемы.35По окончании считывания (как при наличии, так и при отсутствии неисправимойошибки) содержимое схемы 25, представляющее собой величину кратности имеюшеиго место в ячейке -й страницы накопите 40ля 6 отказа, срав вается схемой 26 ссодержимым регистра 10,Если схема 26 определит равенствократности имеющего место отказа и силыиспользуемого кода, вся информация из45-й страницы накопителя 6 выводится,схема 26 обеспечивает перестройку регистра 10 и блоков 18 и 27 на код, сила которого на Я единиц выше силы предыдущего кода; далее осуществляется ввод информации в -ю страницу накопители 6 и запись в,-ю ячейку накопителя 8 нового слова из регистра 10.Если кратность отказа не равна (мень ше) силе используемого -й странипей накопителя .6 корректирующего кода, указанные онерапии (вывел информании из-й страницы. накопителя 6, перестройка регистра 10 и блоков 18 и 27 и т. д.) не производятся и -я страница накопителя 6. продолжает использовать прежний код.Предмет изобретения Запоминающее устройство с автономным контролем, содержащее регистр адреса, подключенный к накопителям, подсоединенным к регистру силы корректирующего кода и регистру кодового слова, блоки кодирования и декодировании, подключенные к регистру силы корректирующего кода и к одному входу схемы сравнения, другой вход которой подсоединен к выходу схемы определения кратности отказа, блоки схем ИЛИ", выходы которых подключены квходам одного из накопителей и блока декодирования, и блок управления, о т л ич а ю ш е е с я тем, что, с целью упрощения устройства и повышения надежности его работы, оно содержит блоки схем И и триггер, входы которого подключены к выходам блока декодирования и блока управления, а выходы - к управляющим входам первого и второго блоков схем йИ", информационные входы которых соединены с прямым и инверсным выходами регистра кодового слова, а выходы - с входами первого блока схем ИЛИ", информационные входы третьего и четвертого блоков схем "И" подключены к одному выходу блока декодирования и к инверсному выходу регистра кодового слова, выходы - к выходной шине устройства и к одному из входов второго блока схем ФИЛИ", вход схемы определения кратности отказа подсоединен к другому выходу блока декодирования.452037 ао Ю В.Руд Лаваоставитель мЗ Заказ Ю 91 Тираж одписное сударственного комитета Совета М по делам изобретений и открытий Москва, И 3035, Раушская наб., 4 истров ССС НИИПИ приятие Патент, Москва, Г.59, Бережковская наб., 2 Редак гор И.Орлова Техред Е.ПодурушинаКорректоры: Л.йенисова