Устройство для защиты памяти

"Ч щ.;4О П И С А Н И Е (11) 452036ИЗОБРЕТЕНИЯ Союз Советскии Социалистических Республик(51) М. К Ф 11 с 29/00 осудврствеииыи кометеСовета Мииистров СССпо делам иэооретеиийи открытий(72) Авторы изобретени В. Н. Степанов, Ю, М. Евдолюк,Р. Крамфус олкарт, Г. Х. Новик, В М. М, Каневский и И,(71) Заявите 54) УСТРОЙСТВО ЩИТЫ ПАМЯТ и осится к запо тво Изобретение отн минающ мустройствам,Известно устройство для зашиты памяти, содержащее регистр зашиты, адресныйрегистр и регистр перемещения программ,подключенные к выходам операционногоблока, один из входов которого соединен сблоком управления выборкой, и триггер обращения в защищенную область памяти.Предлагаемое устройство отличается отизвестного тем, что оно содержит схемы"ИЛИ" по количеству разрядов регистраперемещения программ и две группы схем"И", одни входы которых подключены ксоответствуюшим выходам регистра защиты,другие - к выходам адресного регистра,первые входы схем "ИЛИ" соединены свыходами регистра перемещения программ,вторые - с выходами схем "И" первойгруппы, а выходы - со входами блока утравления выборкой, выходы схем "И" второй группы через введенную в устройстводополнительную схему "ИЛИ" подключеныко входу триггера, выход которого соеди-нен с другим входом операционного блока. отличия позволяют упростить устройНа чертеже изображена блок-схемаустройства для защиты памяти. Устройство содержит операционный блок 1, к которому подключены регистр зашиты 2, регистр перемещения программ 3, и адресный регистр 4, триггер 5 обращения в защищенную область памяти, первую группу схем фИф 6, схемы фИЛИф 7 по количеству разрядов регистра 3, блок ут- равления выборкой Д, вторую группу схем "И 9, дополнительную схему "ИЛИ 10, Одни входы схем "И 6 и 9 подключены к соответствующим выходам регистра 2, другие - к выходам регистра 4, Выходы схем И" 6 соединены с первыми входами 11 схем "ИЛИф 7, вторые входы 12 которых подсоединены к выходам регистра 3, а выходы - ко входам блока 8, Выходы схем фИ 9 через схему фИЛИ 10 подключены ко входу Фриггера 5, выход которого соединен со входом операционного блока 1.Устройство работает следующим образом.Перед пуском программ пользователяоперационный блок 1 устанавливает в первоначальное состояние регистр защиты 2 и Ьрегистр 3. Регистр защиты 2 определяетобъем памяти, отведенной программампользователя. Число "единиц в регистрезашиты 2 определяет, какое количествостарших разрядов адреса в программах 10пользователя должно быть нулями (защищено от пользователя) и таким образом,определяет область памяти, отведеннуюпользователю,Например, если два старших разряда 15регистра зашиты 3 установлены в "1, тоэто означает, что программам пользователя отведена четверть памяти и используемые ими адреса, которые устанавливаютсяв адресном регистре 4, должны иметь вдвух старших разрядах "нулиф.Если в защищенных разрядах адресногорегистра 4 появится "единица", то обращение к этой ячейке памяти блокируетсяи устанавливается триггер 5,25Блокировка обращения в запрещеннуюобласть памяти осуществляется с помощьюсхем "И" 6, которые передают на входысхем "ИЛИ" 7 информацию из старших разрядов адресного регистра 4 только в томслучае, если соответствующий разряд регистра защиты 2 установлен в 0",Адрес с выходов схем "ИЛИ" 7 поступает на вход блока управления выборкой8, осуществляющего связь с оперативнойпамятью, Синхронизацию работы блока управления выборкой 8 осуществляет операционный блок 1. Если адресный регистр 4 имеет 1" вразряде, защищенном в регистре защиты 2,соответствующая схема фИф 9 через схему ИЛИ 10 устанавливает триггер 5.Таким образом, изменяя информацию втех разрядах регистра 3, которые соответствуют разрядам зашиты регистра 2, операционный блок 1 может,.перемещать программы пользователя в памяти,Предмет изобретенияУстройство для защиты памяти, содержащее регистр зашиты, адресный регистр и регистр перемещения программ, подключенные к выходам операционного блока, один из входов которого соединен с блоком управления выборкой, и триггер обращения в защищенную область памяти, о тл и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит схемы ФИЛИ по количеству разрядов регистра перемещения программ и две группы схем И", одни входы которых подключены к соответствующим выходам регистра защиты, другие - к выходам адресного регистра, первые входы схем ФИЛИ соединены с выходами регистра перемещения программ, вторые - с выходами схем И" первой группы, а выходы со входами блока управления выборкой, выходы схем "Иф второй группы через введенную в устройство дополнительную схему "ИЛИ" подключены ко входу триггера, выход которого соединен с другим входом операционного блока.452036 Составитель В рТехред Е.Подурушина Корректоры Л.Котова едактор В,Левито Изд, М Тираж Заказ 1 писио НИИПИ Государственного комитета Совета Министров С ло делам изобретений и открытий Москва, 113035, Раувская наб., 4 Предприятие Патент, Москва, Г, Бережковская иаб., 24