Преобразователь частоты в код
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 664152
Автор: Соловов
Текст
И Е Союз Советсккн Соцкалисткмескмн Республик"664152 ИЗОБРЕТЕНИЯК АВЮРСКОМУ СВИДИЕЛЬС 7 ВУ вид ву полнительное к а 3 1447/18-21(51) М, Кл. 22) Заявлено 09,03.76 (21с присоединением заявки 04 Р 10/04 03 К 13/20 Государстееннай- нюмите СССР па делам изобретений н открытий(72) Автор изобретен Соловов Рязанский радиотехнический инстит 71) Заявитель(54) ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ высокие динамические характерипреобразователя.Из известных устройств наибблизким по технической сушностбретению является преобразова5 тоты в код, содержащий управллитель частоты, входы которогочены к разрядным выходам регимиу, группу элементов совпаде стики олее и к итель ча яемый де- подклюстра панин, счет ик йства преобр"Р оЦель изобретения - уменьшение времени преобразования.Достигается это за счет того, что в преобразователь частоты в код, содержаший управляемый делитель частоты, входы которого подключены к разрядным выходам регистра памяти, группу влементов совпадения,счетчик, дополнительно ввеаенй регистр сдвига, триггер, комму 2 п де 1= -ро исяшая отдолжно вь еличи Изобретение относится к вычислительной технике и автоматике и может быть использовано в .системах управления дви жушимися обьектами в качестве преоб- разователя частотной информации в цифровой код.Известен преобразователь частоты в код следяшего типа, содержащий реверсивный счетчик, делитель опорной частоты и двоичный умножитель, выход кото рого соединен с вычитаюшйм входом реверсивного счетчика, а соответствующие входы соединены с выходами делителя частоты и реверсивного счетчика(1, Передаточная функция такого преобразователя аналогична инерционному звену- постоянная времени, за числа разрядов реверсивно величины опорной частоты печения высокой точности ираться достаточно большой то не позволяет получить К недостаткам такого устр едует отнести большое врем вания, равное2"Т- впри этом Т выбирается из условияопТВА мин ТОР 2 ТВ р инКаждый -й шаг делении состоитиз удвоения остатка, полученного на з 6641татор Опорных частот, два двухвходовых предыдушем (1-1)-ом шаге ( ьТ )элемента совпадения, вычитаюший блок и его сравнении с периодом входнойи элемент задержки, причем входные ши- частоты ТВ, Если 2 ЬТ 1 Ътоны регистра памяти соединены через 1 -му разряду частотного присваиваетгруппу элементов совпадения с единич ся значение1" и определяется 1 -йЬТ = 2 ьТ -Тным выходом соответствуюших разрядов т Ьт 1- 2 ЬТ 1 1управляемого делителя частоты, а выход Если 2 ьТ. , то 1-му разряду"переполнения управляемого делителя ча- частотного, присваивается значение 0 .стоты соединен с первым входом вычитаю- Б этом случае для следуюшего 1+ 11 дего блока и сдвигаюшей шиной регистра 10 шага величина 2 ьТ 1является оссдвига, у которого вход установки в татком ЬТ, Палее процесс повторяетединицу первого разряда соединен с вто- ся до получения последнего, р -го,рыми вХодами группы элементов совпа-разряда выходного кода,дения ивыходом первого двухвходового Работает устройс уа тает ст йство следуюшим об-элемента совпадения, у которого один И разомвход через элемент задержки соединен, В исходном состоянии счетчик 7 ис единичным выходом триггера и первым триггер 10 обнулены, в регистр 2 ивходом второго двухвходового элемента управляемый делитель 1 частоты засовпадения, а другой вход подключен в егистр 4 зак входу установки в единицу триггера, Ю писана " 1" во второй разряд. Процесск второму входу вычитаюшего ока ив юшего блока и преобразования начинается с приходомк входной шине, при етом выход вычи- импульса преобразуемой частоты ГВтаюшего блока подключен к входу счет- который устанавливает триггер 10 всостояние "1". П и этом опооная часточика, выходы каждого разряда которого состояни " ". рИ та Г начинает через коммутатор 8 исоединены с входами коммутатора опор- И та о на инных частот, выход которого подключен открывшийся элемент 5 совпадения пок второму входу второго двухвходового ступать на управляемый делитель 1 частоты. Таким образом, с поиходом первоэлемента совпадения и через него кго имп льса входной частоты начинаетсявходу управляемого делителя частоты, го импульса х дн йНа Фиг. 1 приведена структурная. Зе формирование интервала времени Топ .электрическая схема устройства; на Синхронность начала периода входнойфиг. 2 - временные диаграммы, поясняю- частоты ТВ и периода Гоп позволяетшие его ра оту. легко произвести их сравнение. ЕслиТопТ, то второй импульс входной часто"Преобразователь частоты в код со- опдержит управляемый делитель частоты1 частоты ф ты, пройдя элемент 6 совпадения, запиУДЧ, егистр 2 памяти, группу элементов 3 совпадения, регистр 4 сдвига, откроет группу элементов 3 совпадения,двухвходовые элементы 5 и 6 совпаде- через которче з кото ые содержимое управляемогоеля 1 частоты п едставляюшеения, счетчик 7, коммутатор 8 опорных делителя 1 астоты, р дчастот, вычитаюший блок 9, тРиггер 10,собой в этот момент остаток Н Т-МТопэлемент 11 задержки. -ТВ Рс перепишется в регистр 2 (см,Моделируюшая зависимость МВ,пред- Фиг, 2). Первый импульс на выходе уплагаемого устро ст амрой тва имеет вид равляемого делителя 1 частоты, соответствуюший моменту окончания интерЬХ фвала Т и, произведет сдвиг содержиод, мого регистра 4 и вычтет "1 из вы-причем в устройстве вместо делении читающего блока 9, ранее записаннуювходной частоты Г на опорную ГОП про- вторым импульсом входной частоты.Вхизводится деление их периодов ТВх и Кроме того, в этот момент (момент обТоп 1 т.е. нуления счетчика управляемого целителя 1 частоты), в управляемый делитель 1еВЫХ Т1частоты переносится содержимое регистВХРа 2, т.е. код первого остатка МТ,который сразу же начинает преобразо вываться в интервалс 137совпадения, у которого олин вход черезэлемент задержки соелйнен с единичнымвыходом триггера и первым входом второго двухвходового элемента совпадения,а другой вход подключен к входу установки в единицу триггера, к второмувходу вычитаюшего блом и к входнойшине, при этом выход вычитаюшего блока подключен к вхолу счетчика, .выходыкаждого разряда которого соединены с 10входами коммутатора опорных частот,выход которого подключен к второмувходу второго двухвходового элемента совпадения и через него к входу уирлвляемогс делителя частоты. Источники информации, принятые во внимание при экспертизе1, Галамарюк Г. ОБыстродействующий преобразовагель частоты в кол с не- прерывным отсчетом, Вычислительная техникаф, труды РРТИ, вып. 18, Рязань, 1970, с. 44-46.2, Авторское свидетельство СССР375571, кл, (301% 23/02 04.0570,. Гончар Техред М. Петко, Корректор О. Билак Подписное СССР б., д. 4/2998/45 Тираж 501 . ЦНИИПИ Государственного комитет по делам изобретений и открыти 113035, Москва, Ж, Раушская на
СмотретьЗаявка
2331447, 09.03.1976
РЯЗАНСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ
СОЛОВОВ ПАВЕЛ ВАСИЛЬЕВИЧ
МПК / Метки
МПК: G04F 10/04
Опубликовано: 25.05.1979
Код ссылки
<a href="https://patents.su/5-664152-preobrazovatel-chastoty-v-kod.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь частоты в код</a>
Предыдущий патент: Регламентатор времени
Следующий патент: Устройство для измерения периода
Случайный патент: Устройство тактовой синхронизации