Устройство для контроля интегральных схем

(32) ПриоритетОпубликованоДата опублик осударственный комитетСаавта 11 инистроа СССРаа делам иаоорвтенийи открытий(71 Заявител 54) У ЙСТВО ДЛЯ КОНТР НТЕГРАЛЬНЫХ СХЕМ области автомати ной техники и мо ,оля интегральных Изобретение относится кки и контрольно-измерительжет применяться для контрсхем.Известно устройство для контроля интегральных схем, содержащее цифровую вычислительную машину, соединенную с блоком ввода и с первым входом блока управления, второй вход которого соединен с выходом буферного блока, а выход - со входами блока опорных воздействий, формирователя сигналов, генератора, блока синхронизирующих сигналов, цифрового вольтметра и входами анализаторов, в каждом из которых выход формирователя испытательных воздействий и первый выход компаратора подключен к выводу контролируемой интегральной схемы, второй выход компаратора - к первому входу буферного блока, и второму входу формирователя сигналов, первый вход коммутатора испытательных воздействий и коммутатора граничных воздействий - к выходу блока опорных воздействий, второй их вход - к выходу генератора, а первый вход формирователя испытательных воздействий и компаратора - к первому выходу блока синхронизирующих сигналов, подключенного вторым выходом ко второму входу генератора и второму входу буферного блока.Однако это устройство не обеспечивает од, Кнышев, Ю, А. СливицкийШибаев повременно статический, динамический ифункциональный контроль интегральных схеми приводит к ложным ошибкам контролябольших интегральных схем.5 С целшо расширения области примененияустройства для контроля интегральных схем вкаждый анализатор введены последовательносоединенные регистр тестовых переходов, дешифратор и коммутатор псрестройки, выходО которого подключен к третьему входу коммутатора испытательных воздсцс 1 виц,ему входу коммутатора граничных воздействий ко второму входу формирователя испытательных воздействий, третий вход которого5 соединен с выходом коммутатора испытательных воздействий, ц ко второму входу компаратора, третий вход которого соединен с выходом коммутатора граничных воздействий.На фпг. 1 - 2 приведены схемы предлагаеО мого устройства. На фиг. 1 - блок-схема устройства для контроля интегральцых схем; цафиг. 2 - структурная схема блока контроля.Устройство содержит блок ввода 1, цифровую вычислительную машину 2, блок управ 5 лепил 3, анализаторы 4, сосдццеццые с выво,дами контролируемой интегральной схемы 5,блок опорных воздействий 6, генератор 7, буферный блок 8, блок сицхроцизирующих сигналов 9, формирователь сигналов 10 и цифО ровой вольтметр 11,65 Анализатор 4 содержит ггормировятегь исггыттегыых воз;ейс"вй 12, коммутатор испы,ателыых ВсздсйсВий 13, компа 1)ЯОр 14,ко.,гмутг тор гряпичпых воздействий 15, регис,р тес.свых переходсв 1 Г, лешифрагор 17и коммутатор пересро" ки 18,Устройсгво работает следующим образом.Блок 1 предназначен для ввода программ1 опг рол 51 В циф 1 гову 10 Вычислителыу 10 машину 2 и вывода из пес результатсв контроля,Цифровая вычислительца 51 машина 2 Осуцествляет об. еп информацией посредствомблока управления 3, в результате чего сцнтезиру 0 ся из цезявисимьгх блокОВ коптролы 10 испытагельпые схемы для каждого теста.Лпалпзаторы 4 слу 1 кг лгя задания исследовягельпостей испыгягельпых воздействий наконтролируемо схем.1 5, копт 1 голяпя 1 эяметря В зяляцпом испытятелыом режимеи,выдачи резульгатов контроля.Блок опорных воздействий б преобразуетцифровые коды в аналоговые опорные испытательные и гра;ичпые всзлейсгвия, которыепоступаот па анализаторы 4.Управляющие гестовыми переходами двоичные псследовательносги па каждый анализатор 4 выдаются генератором 7.Результаты коцтрол поступают с анализаторов 4 на буферный блок 8, который грелцазначен для согласования по длинам слов ибысгродействию выходов яцализаторов 4 ицифровой вычислительной машины 2.Блок сипхропизируюп их сигналов 9 предназначен для сицхрсцизации формированияиспытательных воздействий па выводах коп,ролируемой интегральной схемы 5 и сьемаинформации 0 коцтролируеых параметрах вггрограммируемые момеггты времени относительно начала гсстов, Формирователь сигналов 10 соглясует параметры С 11 гпялов и измеРИТЕЛЬПЫХ ЦС 1 ЕЦ СО ВХОЛОМ ЦИфРОЬОГО ВОЛЬТетра 11. Все устройсгва и блоки по режимамработы являются программно-управляемым 1от цифровой вычислительной машины.В состав какдсго анализатора 4 входит:формирователь испытательных воздействий12, формирующий последовательности испытательных воздейстзий па выводе интегральнойсхемы 5 из двоичных последовательностейопорных испытательных воздействий, коммутатор испытательных воздействий 13, компаратор 14, сравнивающий последовательностиконтролируемых параметров, снимаемых с выводов интегральной схемы 5, с двоичнымиопорными граничными последовательностямии выдающий результаты контроля, коммутатор гпаничпых воздействий 15, регистр тестовых переходов 1 б для запоминания и хранения кодов тестовых переходов, дешифратор 17и коммутатор перестройки 18, предназначенный для настройки на формирование и контроль параметров в соответствии с кодом тесгового перехода.Испытательно-конг рольная информациявводится посредсгвом блока ввода 1 в цифро 5 10 15 20 25 30 35 40 45 50 55 60 вую вычислительную машину 2. В соответствии с командами, получаемыми от цифровоц Вьгчггс.ителыОЙ машиы 2, олок; п 1 гявлени 5; 3 сиптези 1 эует из пезяВисимых ОлокОВ испытятелы 10-копрольные схемы для 110 следовятельпости коц 1 гоа.Пьх есОВ. гплизаторы 4 параллельно формируют двоичные последовательности испыгательпых воздействий ца выводы интегральной схемы 5 из опорных испыгательпых воздействий и копгролируют параметры на этих выводах по опорным граничным воздействиям, которые посгупают от блока опорных воздействий б. Управление формирсвапием последовательносгей двоичных испытагсльпых и граничных воздейсгвий осуществляется генератором 7.Результаы испытании пакяпливаотся буферным блоком 8. Согласование во времени моментов и длительносей формирования испытательных воздействий и съема информации о контролируемых параметрах осуществляется блоком синхронизирующих сигналов 9. В режиме измерения анализатор 4 в соответствии с программой подключает к выводу интегральной схемы 5 через формирователь сигналов 10 вхоч цифрового вольтметра 11.Требуемый испытательный режим на выводе интегральной схемы 5 обеспечивается формировагелем испытательных воздействий 12 из опорного испытательного воздействия, выбраппого коммутаг ором испытательных воздействий 13. Компаратор 14 сравцгвает контролируемый параметр в заданном испытательном режиме с выбранным коммутатором граничных воздейстзий 15 граничным значением. Регис;р тестовых переходов 1 б через дешифратор 17 управляет коммутатором перестройки 18,Коммутатор перестройки 18 настраивает коммутатор испытагельцых возлействий 13 на выбор по тестам одного из двух опорных испытательных воздействии., а коммутатор грап;чных воздействий 15 - олцого из двух граничных воздействий в соответствии с двоичными последовательностями, поступающими от генератора 7. При изменении велпчины или характера испытательного или граничного воздействия в двоичных последовательпостях воздействий для следуощего теста цифровая вычислительная машина 2 в данном тесте через блок управления 3 засылает код нового тестового, перехода.По окончании одного или нескольких тестов буферный блок 8 через блок управления 3 передает результаты испытаний в цифровую вычислительную машину 2, которая обрабатывает их, продолжает управлять контролем, корректирует испытательный режим или выдает обработанные результаты. Предмет изобретения Устройство для контроля интегральныхсхем, содержащее вычислительную машину, 419852соединенную с блоком ввода с первым входом блока управления, второй вход которого соединен с выходом буферного блока, а выход - со входами блока опорных воздействий, формирователя сигналов, генератора, блока синхронизирующих сигналов, цифрового вольтметра и входами анализаторов, в каждом из которых выход формирования испытательных воздействий и первый выход компаратора подключен к выводу контролируемой интегральной схемы; второй выход компаратора - к первому входу буферного блока и второму входу формирователя сигналов, первый вход коммутатора испытательных воздействий и коммутатора граничных воздействий - к выходу блока опорных воздействий, второй их вход - к выходу генератора, а первый вход формирователя испытательных воздействий и омпаратора - к первому выходу блока синхронизирующих сигналов, подключенного вторым выходом ко второму входу генератора и второму входу буферного блока, отл ич а ю щ е е с я тем, что, с целью расширения области применения устройства, в каждый анализатор введены последовательно соединенные регистр тестовых переходов, дешифратор и коммутатор перестройки, выход которого под ключен к третьему входу коммутатора испытательных воздействий, к третьему входу коммутатора граничных воздействий, ко второму входу формирователя испытательных воздействий, третий вход которого соединен с выхо дом коммутатора испытательных воздействий,и ко второму входу компаратора, третий вход которого соединен с выходом коммутатора граничных воздействий.аказ 1615/1ЦНИИ Изд.1371Государственного комитета по делам изобретений Москва, Ж, Раушская Тираж 760 Совета Мииистро открытий аб., д. 4,5