Устройство для классификации интегральных схем

;:ьюемаалеехфиа ф 390530 ОПИ ИЕ Союз Советских Социалистических Республикасударственныи камитеСовета Министров СССРла делам изааретенийи открытий иоритет Опубликовано 11.Ч.1973, БюллетеньДата опубликования описания 16.1.1974. УДК 681,323,658.56, ф. Боровик, В. И. Громов и В. В, Подинс Рижский научно-исследовательский инсти аявител кроприбо УСТРОЙ СТ ЛАССИФИКАЦИИ ИНТЕГРАЛЬНЫХ СХ омачно Изобретение относится к области авттики и вычислительной техники.Известны устройства для классификацииинтегральных схем, содержащие аналогоцифровой преобразователь, входы которогоприсоединены к выходу блока управления ико входам последовательно включенных программного коммутатора и блока преобразователей с подключенной к нему исследуемойинтегральной схемой, а также логическийблок, классификации, ко входам которого подключены выходы схем формирования сигналов меньше и больше, а к выходам при"соединены входы блока управления и блокаиндикации.Все известные устройства не обладают достаточным быстродействием,Предложенное устройство отличается отизвестных тем, что оно содержит блоки задания нижнего и верхнего пределов, входы которых соединены с выходами старших разрядов аналого-цифрового преобразователя,блоки поразрядного вывода значений параметров, входы которых подключены ко всемвыходам аналого-цифрового преобразователя, а также промежуточные схемы формирования сигналов меньше и больше, входыкоторых присоединены к выходам блоков задания нижнего и верхнего пределов и блоковпоразрядного вывода значений параметров, а выходы подключены ко входам схем формирования сигналов меньше и больше, присоединенных одними из входов к выходу блока управления.5 Это позволило повысить то сть и быстродействие.На чертеже представлена блок-схема предлагаемого устройства (цифрой 1 обозначена исследуемая интегральная схема). УстройстО во включает в себя блок первичных преобразователей 2, программный коммутатор 8, аналого-цифровой преобразователь 4, логический блок классификации б, блок индикации б, блок управления 7, блок 8 задания нижне го предела, блок 9 задания верхнего предела,блок 10 поразрядного вывода значений параметров, не удовлетворяющих по нижнему пределу, блок 11 поразрядного вывода значений параметров, не удовлетворяющих по О верхнему пределу, схемы 12 формированиясигнала меньше с (и - 1) -го разряда (считая а старшим разрядом) до схемы 13 формирования сигнала меньше в младшем (первом) разряде, схемы 14 формирования 5 сигнала больше с (п - 1)-го разряда досхемы 15 формирования сигнала больше в первом разряде, результирующую схему 1 б формирования сигнала меньше и результирующую схему 17 формирования сигнала ЗО больше.Выходы 18 исследуемой интегральной схемы через блок первичных преобразователей 2 соединены со входом 19 программного коммутатора 3, выход которого 20 соединен с аналого-цифровым преобразователем 4. Выход логического блока классификации 5 соединен со входом 21 блока индикации 6 и со входом 22 блока управления 7, выход которого соединен со входом 23 блока первичных преобразователей 2, со входом 24 программного коммутатора 3, со входом 25 преобразователя аналог-код 4 и со входами 26 и 27 результирующей схемы 16 формирования сигнала меньше и результирующей схемы 17 формирования сигнала больше соответственно,Десятичные выходы 28 - 47 (0,1,2 9 старшего разряда, 0,1,29 (и - 1)-го разряда и т. д. до второго разряда включительно) преобразователя аналог-код 4 подключены к блоку 8 задания нижнего предела и к блоку 9 задания верхнего предела, а все выходы 28 - 57 преобразователя аналог-код 4 подключены к блоку 10 поразрядного вывода значений параметров, не удовлетворяющих по нижнему пределу, и к блоку 11 поразрядного вывода значений параметров, не удовлетворяющих по верхнему пределу. Выход 58 старшего разряда блока 8 подключен ко входам схем 12 формирования сигнала мсньше, начиная с (и - 1)-го разряда и до схемы 13 формирования сигнала меньше в младшем разряде включительно. Выход 59 (и - 1) -го разряда блока 8 подключен ко входам схем формирования сигнала меньше, начиная с (и - 2)-го разряда и до схемы 13 формирования сигнала меньше в младшем разряде.Аналогично выход 60 старшего разряда блока 9 задания верхнего предела подключен ко входам схемы 14 формирования сигнала больше начиная с (и - 1)-го разряда и до схемы 15 формирования сигнала больше в младшем разряде включительно. Выход 61 (и - 1) -го разряда блока задания верхнего предела подключен ко входам схемы 14 и до схемы 15, Выходы блока 10 поразрядного вывода значений параметров, не удовлетворяющих по нижнему пределу, подключены: выход 62 - к результирующей схеме 16 формирования сигнала меньше; выход 63 - к схеме 12 формирования сигнала меньше с (и - 1)-го разряда; выход 64 - к схеме 13 формирования сигнала меньше в младшем (первом) разряде.Выходы блока 11 поразрядного вывода значений параметров, не удовлетворяющих по верхнему пределу, подключены: выход 65 - к результирующей схеме 17 формирования сигнала больше; выход 66 - к салеме 14 формирования сигнала больше в (и - 1)-м разряде; выход 67 - к схеме 15 фор: ирования сигнала больше в младшем разряде; выходы схем формирования сигнала меньше, начиная от выхода 68 схемы 12 формирования сигнала меньше в (и - 1)-м 5 10 15 20 25 30 35 40 45 50 55 6065 разряде и до выхода 69 схемы 13 формирования сигнала меньше в младшем разряде, подключены к результирующей схеме 16 формирования сигнала больше, начиная от выторой подключен к логическому блоку классификации 5. Аналогично выходы схем формирования сигнала больше начиная от выхода 71 схемы 14 формирования сигнала больше в (и - 1) -м разряде и до выхода 72 схемы 15 формирования сигнала оольше в младшем разряде, подключены к результирующей схеме 17 формирования сигнала большс, выход 73 которой подключен к логическому блоку классификации 5.Классификатор работает следующим образом.Выход 18 исследуемой интегральной схемы1 подключен к блоку первичных преобразователей 2, где формируется первичная информация об измеряемых параметрах, которая поступает на вход 19 программного коммутатора 3. Блок управления 7 по выходу 24 формирует управляющий сигнал на программный коммутатор 3 для поочередного подключения контролируемых параметров на вход 20 преобразователя аналог-код 4. Значения контролируемого параметра в цифровом коде поступают на выходы 28 - 37 старшего разряда, 38 - 47 (и - 1)-го разряда, и т. д. до 48 - 57 младшего разряда и далее - на блок 8 задания нижнего предела, блок 9 задания верхнего предела, блоки 10 и 11 поразрядного вывода значений параметров, не удовлетворяющих соответственно по нижнему и по верхнему пределу. Далее разберем работу классификатора на конкретном примере для десятичного кода.Пусть контролируемый параметр имеет нижнюю границу 26 7 и верхнюю границу 423. В этом случае выходы блока 8 задания нижнего предела подсоединяются к следующим выходам преобразователя аналогкод: выход 58 - к выходу 30 старшего разряда; выход 59 - к выходу 44 (и - 1) -го разряда и т. д, до второго разряда включительно, Выходы блока 9 задания верхнего предела подсоединяются к следующим выходам преобразователя аналог-код: выход 60 - к выходу 32 старшего разряда; выход 61 - к выходу 40 (и - 1)-го разряда и т, д, до второго разряда включительно, Выходы блока 10 поразрядного вывода значений параметров, не удовлетворяющих:по нижнему пределу, подсоединяются к следующим выходам преобразователя аналог-код 4: выход 62 - к выходам 28 и 29 старшего разряда; выход 63 - к выходам 38 43 (и - 1)-го разряда и т. д, до,младшего разряда, в котором выход 64 подсоединяется к выходам 48 - 54 преоб разователя аналог-код 4.Выходы блока 11 поразрядного вывода .значений параметров, не удовлетворяющих по верхнему пределу, подсоединяются к следующим выходам преобразователя аналогкод: выход 65 - к выходам 33 - 37 старшегоразряда; выход бб - к выходам 41 - 47 (и - 1)-го разряда и т. д. младшего, разряда, в котором выход 67 подсоединяется к выходам 52 - 57 преобразователя аналог-код 4, В результате этого на разрядных выходах 58, 59 и т. д. блока 8 задания нижнего предела появится сигнал в случае, если в соответствующих разрядах преобразователя аналогкод 4 появится цифра, равная цифре в соответствующем разряде уставки нижнего предела, например, цифра 2 в старшем разряде. Аналогично на разрядных выходах 60, 61 и т. д. блока 9 задания верхнего предела появятся сигналы в случае, если в соответствующих разрядах преобразователя аналогкод 4 появится цифра, равная цифре в соответствующем разряде уставки верхнего предела.На разрядных выходах 62, 6364 блока 10 поразрядного вывода значений параметров, не удовлетворяющих по нижнему пределу, появится сигнал в случае, если в соответствующих разрядах преобразователя аналогкод 4 появится цифра, меньшая, чем цифра в соответствующем разряде уставки нижнего предела, например, цифры О и 1 - в старшем разряде, или 0,1,2,3,4,5 в (и - 1)-м разряде и т, д,; аналогично на разрядных выходах 65, бб 67 блока 11 поразрядного вывода значений параметров, не удовлетворяющих по верхнему пределу, появится сигнал в случае, если в соответствующих разрядах преобразователя аналог-код 4 появится цифра, большая, чем цифра в соответствующем разряде уставки верхнего предела, например, цифры 3,4,5,6,7,8,9 - в старшем разряде, или 7,8,9 - в (и - 1)-м разряде и т. д.Таким образом, блоки 10 и 11 представляют собой схему, реализующую логическую функцию ИЛИ. Выход 62 старшего разряда блока 10 подсоединен непосредственно к результирующей схеме 16 формирования сигнала меньше, так как появление сигнала на выходе 62 уже говорит о том, что контролируемый параметр имеет значение, меньшее нижней уставки контроля, Аналогично, выход 65 старшего разряда блока 11 подсоединен непосредственно к результирующей схеме 17 формирования сигнала больше. Выход 63 1 п - 1)-го разряда блока 10 подсоединен к схеме 12 формирования сигнала меньше. К ней же подсоединен выход 58 старшего разряда блока 8. Сигнал на выходе 68 схемы появится лишь в том случае, если будут сигналы на обоих ее входах, т. е. эта схема реализует логическую функцию И на два входа. Выход 64 младшего разряда блока 10 подключен к схеме 13 формирования сигнала меньше в младшем (первом) разряде. К ней же подключены все выходы 58, 59 и т. д. до второго разряда включительно блока 8 задания нижнего предела. Таким образом, схема 13 реализует логическую функцию И на п входов, 60 65 Предмет изобретенияУстройство для классификации интегральных схем, содержащее аналого-цифровой преобразователь, входы которого присоединены к выходу блока управления и ко входам последовательно включенных программного коммутатора и блока преобразователей с подключенной к нему исследуемой интеграль. На выходах схем поразрядного формирования сигнала меньше появятся сигналыпри условии, что в соответствующем разрядена выходе преобразователя аналог-код 4 поя 5 вивится цифра, меньшая, чем уставка нижнегопредела в данном разряде, а во всех предыдущих разрядах будут стоять цифры, равныецифрам в соответствующем разряде уставкинижнего предела.10 Аналогично, выход бб (и - 1) -го разрядаблока 11 подсоединен к схеме 14 формирования сигнала больше (и - 1)-го разряда. Кней же подключен выход 60 старшего разряда олока 9, Сигнал на выходе 71 схемы 1415 появится лишь в том случае, если будут сигналы на обоих ее входах, т. е. эта схема реализует логическую функцию И на два входа. Выход 67 младшего разряда блока 11подключен к схеме 15 формирования сигна 20 ла больше в младшем разряде, К ней жеподключены все выходы 60, 61 и т. д, до второго разряда включительно блока 9 заданияверхнего предела. Таким образом, схема 15реализует логическую функцию И на и25 входов. На выходах схем поразрядного формирования сигнала больше появятся сигналы лишь при условии, что в соответствующем разряде на выходе преобразователя аналог-код 4 появится цифра, большая, чем30 уставка верхнего предела в данном разряде,а во всех предыдущих разрядах будут стоятьцифры, равные цифрам в соответствующемразряде уставки верхнего предела,Выходы 6869 схем поразрядного фор 35 мирования сигналов меньше подсоединенык результирующей схеме 16 формированиясигнала меньше, которая реализует логическую функцию ИЛИ.При поступлении сигнала опроса по входу40 26 на выходе 70 формируется сигнал меньше, если значение контролируемого параметра не удовлетворяет нижней уставке. Аналогичным образом формируется сигнал больше на выходе 73 схемы 17 формирования45 сигнала больше. Сигналы больше именьше с выходов 73 и 70 поступают налогический блок классификации. Результаты классификации выводятся по связи 21 наблок, индикации б.50 На чертеже контакты в блоках 8, 9, 10 и 11для удобства показаны условно. В конкретном устройстве они выполнены на бесконтактных элементах, которые могут оперативно менять свое состояние по командам от55 блока управления 7.Заказ 3302/12ЦНИИП Подписиов СССР Тираж 647комитета Совета Минбретений и открытийРаушская наб., д. 4/5 Изд.1738осударственного по делам из Москва, Жграфия, пр, Сапунова, 2 7ной схемой, а также логический блок классификации, ко входам которого подключены выходы схем формирования сигналов меньше и больше, а к выходам присоединены входы блока управления и блока индикации, отличающееся тем, что, с целью повышения точности и быстродействия; оно содержит блоки задания нижнего и верхнего пределов, входы которых соединены с выходами старших разрядов аналого-цифрового преобразователя, блоки поразрядного вывода значений параметров, входы которых подключены ко всем выходам аналого-цифрового преобразователя, а также промежуточные схемы формирования сигналов меньше и больше, 5 входы которых присоединены к выходам блоков задания нижнего и верхнего пределов и блОков поразрядного вывода значений параметров, а выходы подключены- ио входам схем формирования сигналов меньше и 10 больше, присоединенных одними из входовк выходу блока управления,