Устройство для переключения программ

О ИСАЙ ИЕ ИЗОБРЕТЕНИЯ Союз Советския Социалистических Республик1. Кл, С 061 9/18 6/18-24 Заявлено 23.И.1971 ( 16 с присое При орит ением заявки Комитет по дел обретений и открьтийри Совете МинистровСССР.326.3 (088.8 У публиковано 21.Ч.1973. Бюллетень2 Дата опубликовани 0.1 Х.197 исани Авторы зобретен Л, Д, Голованев, К, П, Дурандии, В. Д. Е Е. А. Красильников и В, В, Талдык Ленинградский ордена Ленина политехиическ им, М. И, Калининаемов,иистит вител СТРОЙСТВО ДЛЯ шения перехода устройства и к первому выходу блока определения, условий,перехода, второй выход которого соединен с выходом результата анализа совместимости устройства;5 второй вход блока возврата и первый входблока определения условий перехода соединены с информационным входом устройства, третий вход блока возврата и второй вход блока определения условий перехода соеди нены с управляющим входом устройства, выход номера уровня возврата блока возврага соединен с одноименным входом блока очереди совмещаемых программ.Кроме того, блок определения условий пе рехода содержит дешифратор, регистр занятости и схемы анализа совместимости, причем вход дешифратора подключен к первому входу блока, нулевой вход каждого разряда регистра занятости соединен со вторым вхо дом блока, единичный вход каждого разрядарегистра соединен с разрешающим выходом одноименной схемы анализа совместимости, запрещающие выходы схем анализа совместимости соединены с первым выходом блока, 25 разрешающие выходы подключены ко второмувыходу блока.На фиг. 1 представлена схема устройствадля переключения программ и схемы построения функциональных блоков, входящих в со став устройства; на фиг, 2 - временная диИзобретение относится к области вычислительной техники и предназначено для переключения программ при мультипрограммном режиме работы вычислительной машины.Известны устройства управления, содержащие блок прерывания команд, блок прерывания программ, блок программного переключения уровней, блок выполняемой программы и обеспечивающие многоступенчатое прерывание программ, а также одновременную работу внешних устройств.Однако с помощью этих устройств возможно организовать лишь программное переключение уровней основных программ, причем возврат,на прерванный уровень также осуществляется программно. Это ведет к непроизводительным затратам времени и объема ОЗУ, необходимым для работы программ- координатора. Кроме того, известные устройства не учитывают требований совместимости внешних устройств при их параллельной работе в независимых программах различных уровней,Для повышения быстродействия предлагаемого устройства выход номера уровня перехода блока очереди совмещаемых программ соединен с первым входом блока возврата и с одноименным выходом устройства, вход выбора уровня перехода блока очереди совмещаемых программ подключен к входу сигнала разреЛЮЧЕНИЯ ПРОГРАММ60 65 аграмма, иллюстрирующая мультипрограммный режим работы в управляющих системах,Схема содержит блок очереди совмещаемых программ 1, блок определения условийперехода 2, блок возврата 3, шины номерауровня перехода 4, кодовые шины номероввнешних устройств 5, шины ответов внешнихустройств б, шину результата анализа совместимости 7, шину сигнала разрешения перехода 8.Блок очереди 1 представляет приоритетнуюсхему и содержит и-разрядный (где и - числоуровней совмещения) двоичный регистр очереди 9, разряды которого соответствуют определенным уровням совмещения, схемы выявления значений разрядов 10, 11, 12 и схемуожидания 13.Выходы 14, 15, 16 схем 10, 11, 12, соответствующие нулевому значению каждого предыдущего разряда подключены на,вход схем выявления каждого последующего разряда, Выход нулевого значения последнего (и-го) разряда шиной 17 связан со входом подготовкисхемы ожидания 13.Выходы единичных значений разрядов шинами 18, 19, 20 связаны со входами установкив О соответствующих разрядов регистра очереди, а шинами 21, 22, 23 с соответствующимивходами блока 3, которые соединены с ключами и 24, 25, 26,Блок 2 содержит дешифратор 27, т-разрядный (где т - число групп совместимости) регистр занятости групп устройств 28 и схемыанализа 29, 30, 31 значений его разрядов.Дешифратор 27,выполнен таким образом,что нескольким кодам номеров устройств,принадлежащих одной группе совместимости(к одной и той же группе отнесены устройства, которые не могут работать параллельно),соответствует один выход, сопоставленныйданной группе.Соответствующие группам совместимостивыходы дешифратора 27 подключены на входы схем анализа 29, 30, 31,Выходы 32, 33, 34 схем 29, 30, 31, соответствующие единичным значениям разрядов регистра 28, шиной 35 связаны с блоком 1, авыходы 36, 37, 38 нулевых значений разрядовподключены на входы установки в 1 соответствующих разрядов регистра 28, входы установки в О разрядов которого шинами 6связаны с внешними устройствами,Блок 3 содержит преобразователи кодовномеров устройств 39, 40, 41, входы которыхчерез ключи 24, 25, 26 связаны с кодовымишинами 5.Выходы преобразователей подключены ковходам схем сравнения 42, 43, 44, вторые входы которых связаны с внешними устройствами шинами б.Выходы схем сравнения шинами номерауровня возврата 45, 46, 47 связаны со,входами установки в 1 соответствующих разрядов регистра очереди 9 блока 1 и шиной 48со входом опроса схемы ожидания 13, выход 10 15 20 25 30 35 40 45 50 55 49 которой подключен на вход выбора уровня перехода.На фиг. 2 заштрихованными областями обозначены фазы обработки программ на вычислительной машине, незаштрихованными областями - фазы автономной работы внешних устройств.Перед началом работы во все разряды регистра 9 записываются 1, а,в разряды регистра 28 - О. После завершения подготовительных операций по вводу программ, рас,пределению памяти, занесению информации в адресные ячейки уровней и т. п. от центрального устройства управления по шине 8 на вход блока 1 поступает сигнал выбор уровня перехода, При этом управление должна получить программа наиболее приоритетного (первого) уровня.Каждый разряд регистра 9 может принимать значение 1 или О в зависимости от того, соответственно, возможен или невозможен переход па программу данного уровня.Сигнал с единичного выхода схемы 10 поступает по одной из шин 4 в адресную часть устройства управления машины, как номер уровня перехода, на который осуществляется переключение.При этом по шине 18 разряд первого уровня регистра 9 устанавливается,в О, а сигналом по шине 21 готовится для приема кода ключ 24 первого уровня в блоке 3.Вычислительная машина выполняет программу первого уровня, после обработки некоторого массива информации обращается к определенному внешнему функциональному устройству. По команде обращения к внешнему устройству код номера его по шинам 5 от центрального устройства управления поступает в блоки 2 и 3. В блоке 3 он преобразуется и запоминается в узле 39 работающего уровня, который был выбран с помощью ключа 24 при передаче управления данному уровню. Выходы узлов 39 - 41 соединяются так, что нескольким кодам номеров устройств, относящихся к одной группе совместимости, соответствует одна кодовая комбинация,При дешифрации кода номера требуемого устройства в блоке 2 па одном из выходов дешифратора 27, определяющем группу совместимости, к которой относится данное устройство, появляется сигнал, опрашивающий соответствующую схему анализа значений разрядов регистра 28.Каждый разряд регистра 28 может принимать значения О или 1 в зависимости от того, соответственно, свободна или занята данная группа устройств. Сигнал с нулевого выхода соответствующей схемы анализа по шине 7 поступает в центральное устройство управления для разрешения запуска требуемого устройства. При этом занятая группа совместимости блокируется от включения путем установки в 1 соответствующего разряда регистра 28.15 После выполнения команды включения устройства сигналом по шине 8 от центральногоустройства управления выбирается новый уровень перехода, при этом по шине 14 будет опрошен второи разряд регистра 9 и управление передано программе второго уровня, Таким образом происходит обработка перовыхмассивов программ всех уровней.Если требуемое устройство не может бытьвключено из-за его несовместимости с ранеезапущенными (конец первого массива программы четвертого уровня на фиг, 2), то насоответствующем выходе 32 - 34 схем анализа29 - 31 в блоке 2 вырабатывается сигнал, который по шине 35 поступит в блок 1 для выбора уровня перехода, При этом программаработающего уровня прерывается,Если после запуска некоторого устройстваокажется, что программы всех уровней находятся в состоянии фаз автономной работызапущенных устройств или ожидают разрешения ца запуск (при этом во всех разрядахрегистра 9 записаны О), то после последо,вательного опроса схем 10 - 12 по шине 17 будет подготовлена к срабатыванию схема ожидания 13,Сигналы об окончании фазы автономнойработы внешних устройств по шинам б поступают в блоки 2 и 3,Каждой группе совместимости устройствсоответствует одна из шин б, так что сипналыпо этим шинам означают освобождение определенной группы совместимости и устанавливают в О соответствующие разряды регистра 28 в блоке 2,По этим же сигналам в блоке 3 на схемах.42 - 44 происходит выявление номеров устройств, принадлежащих к данной группе, итем самым определяются номера уровней,программы которых могут быть продолженыпо условиям окончания фазы автономной работы запущенных устройств или освобождения требуемой группы совместимости,Сигналы с выходов схем сравнения 42 - 44поступают по шинам 45 - 47 на соответствующие входы блока 1 для установки в 1 разрядов регистра очереди 9. Одновременно пошине 48 сигнал поступает на схему ожидания13, вызывая ее срабатывание, если она былаподготовлена по шине 17, и управление передается программе наиболее приоритетногоуровня из стоящих в очереди (с увеличениемномера разрядов 10, 11, 12 приоритет уровнейубывает) . 20 25 ЗЭ 35 40 45 50 После запуска требуемого у стройства в программе четвертого уровня (см, фиг. 2) во всех программах вновь наступает фаза автономной работы внешних устройств. С приходом сигнала от устройства, запущенного программой первого уровня, срабатывают схемы 42 и 13 и управление передается на первый уровень.После обработки следующего массива программы управление принимает программа наиоолее приоритетного уровня из всех, ожидающих обработки на вычислительной машине,Предмет изобретения 1, Устройство для переключения программ, содержащее блок очереди совмещаемых программ, блок определения условий перехода и блок возврата, отличающееся тем, что, с целью повышения быстродействия устройства для переключения программ, в нем выход номера уровня перехода блока очереди совмещаемых программ соединен с первым входом блока возврата и с одноименным выходом устройства, вход выбора уровня перехода блока очереди совмещаемых программ подк,чючеп к входу сигнала разрешения перехода устройства и к первому выходу блока определения условий перехода, второй, выход которого соединен с,выходом результата анализа совместимости устройства, второй вход блока возврата и первый вход блока определения условий перехода соединены с информационным входом устройства, третий вход блока возврата и,второй вход блока определения условий перехода соединены с управляющим входом устройства, выход номера уровня возвра 1 а блока возврата соединен с одноименным входом блока очереди совмещаемых программ.2, Устройство по п. 1, отличающееся тем, что блок определения условий перехода содержит дешифратор, регистр занятости и схемы анализа совместимости, причем вход дешифратора подключен к первому входу блока, нулевой, вход каждого разряда регистра занятости соединен со вторым входом блока, единичный вход каждого разряда регистра соединен с разрешающим выходом одноименной схемы анализа совместимости, запрещающие выходы схем анализа совместимости соединены с первым выходом блока, разрешающие выходы подключены ко второму выходублока.387367 орректорь 1 С. Сатагуловаи 3. Тарасов аказ 2634/13 Изд. Хо 733 Тираж 647 ПЦ 1 ИИПИ Комитета по делам изобретений и открытий при Совете МинистрМосква, Ж, Раушская наб., д, 45 Типографня, пр. Сапунова, 2 Составитель А. % екавдактор Е. рончар Текред Т. дурново писное ССС Р