325633

Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 04,П.1969 (ЛЬ 1353279/18-2 М, Кл, С 11 с 11/06 явкис присоедииедием ПриоритетОпубликовано 071972, БюллетеньКомитет по деламизобретений и открытипри Совете МинистровСССР УДК 681.327.66(088.8 опубликования описания 14.111.1972 вторызобретения лесов и А, Я. Заявител ЧИСЛИТЕЛЬНОЕ ЛОГИЧЕСКОЕ УСОИСВО Изобретение относится к области вычислительной техники. Известны цифровые вычислительные логичеасие у стройства (ЦВЛ У) на однородных магнитных структурах, позволяющие реализовать в оперативных запоминающих устройствах (ОЗУ) функционально полный набор логических операций, арифметические операции, операции сдвига и счета.При использовании вычислительных устройств такого типа с преобразователями аналоговой величины в цифровой код, а также с преобразователями код-аналог, выпо;шенными в виде отдельно) о автономного устройства, содержащего генератор тактовых импульсов, счетчик числа импульсов (распределитель импульсов), наборы входных и выходных вентилей, суммирующую сетку сопротивлений и регистр преобразователя, возникает ряд трудностей. 11 еооходимо большое количество дополнительного неоднородного оборудования в системе; происходит неполное использование логических и вычислительных возможпостеи ЦВЛУ, приводящее к уменьшению коэффициента загрузки однородного оборудования при его работе с преобразователями аналог-код и код-аналог.Предлагаемое устройство позволяет уменьщить общее количество оборудования, необходимого для построения преобразователей коднапряжение и напряжение-код в случае их работы с ЦВЛУ на однородных магнитных структурах, Отличительными признаками описываемого устройства являются следующие: соединение выходов усилителей воспроизведения ОЗУ через развязывающие элементы последовательно со входами регистра записи ОЗУ и регистра преобразователя, обьединение нх между собой на выходе управляющего ключа, что приводит к исключени;о буферных 10 накаплившощих и логических устройств между преоб)разователями и ЦВЛУ; подсоединение коммутатора, управляющего процессом преобразования, к выходу генератора тактовых импульсов ЦВЛУ, что дает возможность 1 использовать генератор тактовых послсдова.тельностей ЦВЛУ в качестве задающего генератора преобразователя; соединение входов реверсивных ключей трех функциональных ячеек ОЗУ с выходами коммутатора, управляющего процессом преобразования. Таким способ)ом ооеспечивастся возможность использования однородного оборудования (ячеек ОЗУ) в качестве счетчиков или распределителя импульсов преобразователя, что приводит к существенному уменьшению необходимого оборудования; соединение выходов схемы сравнения преобразователя со входом устройства управления ЦВЛУ, используемое для обеспечения цикла преобразования; подсоединение входа опроса формирователя конца операции,325633 Содержимое фЯ в 1-и цикле Содержимое РП СигналСХС фЯ,го 2=1 Содержание операции и и-ийк ки з з фЯз фЯ фЯ, =1 оз -- . 1 00 ОО 1 00 и - к к - 1 Считывание ФЯз со сдвигом на один разряд вправо Любой 00 1 00 1 00 к - 1Запись содержимого в 1, в ФЯз и - к 11 0 11 и - к к - 1 00 1 00 ик к - 1 1. Запись содержимого 1 з в ФЯз2. Запись содер 2 кимого 1 з в ФЯ с конъюнкцией 00 00 1 00 п - к к - 1 00 Считывание ФЯз со сдвигом на один разряд вправо 00 00 1. 1 01 1 и - к к - 1 00 11 00 и - к к - 200 Считывание ФЯ в РП (чс. рез Рз) 01 00к - 2 00 11 00 п - к к - 2 Запись содержимого 12 з ФЯ Любой Оо 1 оо и - к; 1 к - 2 выдающего сигнал останова процесса преобразования, к выходу коммутатора управления,На чертеже изображено предлагаемое устройство.Цифровое вычислительное логическое устройство состоит из накопительной части ОЗУ 1, функционального поля ОЗУ 2, усилителей воспроизведения УВ 3, выходы которых через развязывающие элементы 4 подсоединены как к регистру записи РЗ 5, так и последователь но к РЗ и регистру преобразователя РП 6, и коммутируются ключами записи на РЗ 7 и РП 8. Выход с суммирующего блока сопротивлений 9 подается на вход схемы сравнения СС 10, выходы которой подсоединены ко вхо дам устройства управления УУ 11 ЦВЛУ. Устройство управления ЦВЛУ состоит из коммутатора, управля 2 ощего записью 12 в функциональные ячейки ФЯ 18, ФЯ 2 14, ФЯз 15 и коммутатора 16 управляющего считыванием 20 из этих ячеек, Обращение к этим ячейкам осуществляется с помощью реверсивных ключей 17, входы которых соединены с выходами коммутаторов УУ ЦВЛУ. Оба коммутатора управляются тактовыми последовательностя 2, Запись содержимого Рз 00 1 00в ФЯзи - кк - 2 ми от генератора тактовых импульсов ГТИ ЦВЛУ 18.Выход коммутатора, управляющего записью в функциональные ячейки ОЗУ, присоединен ко входу формирователя конца операции 19,Рассмотрим работу предлагаемого устройства с преобразователем код-папря 2 кение,В этом случае информация из ОЗУ с выходов УВ 8 через развязыва 1 ощие элементы при наличии сигнала с ключа записи на РП 6 поступает на вход преобразователя код-напряжение. С выхода суммирующего блока сопротивлений снимается значение преобразуемого напряжения в аналоговой форме (Ьа),Работа в ЦВЛУ в режиме преобразователя напряжение-код, осуществляющего преобразование методом поразрядного взвешивания, происходит следующим образом.При разрядности слова ОЗУ равной и, количество разрядов преобразователя равно Й. Очевидно, что п)й, По сигналу начала преобразования из накопительнои части ОЗУ в функциональные ячейки ФЯ, 18, ФЯ 14 и РП 8 записывается код ОО 1 ОО, а ви - /г 2 гОо 1 оо 11 о 11и - к к - 2 квакв5 10 15 20 25 30 35 40 45 функциональную ячейку ФЯз 15 записывается код 11 0 11. ФЯз и ФЯз будут дал еи в й вйиспользованы как ячейки счетчиков и регистры приме;куто шых констант, а ФЯ 13 - как ячейка хранения рсзультага каждого шага преобразования.Далее алгоритм преобразования будет осуществляться в зависимости от сигналов, поступающи со схемы сравнения 10 преобразователя.Обозначим со=1 (сигнал с выхода СС 10) в случае, если /юх)Ую и сюз=1 (сигнал ответа со СС 10); в случае, если Ьюз 1 ю, где С/, - напряжение, поступающее на вход преобразователя.В ггриведенной табл, отражена последовательность операций, выполняемых ЦВЛУ при поступлении сигналов от СС, а также значения кодов, хранящихся в основных накапливающих регистрах (ФЯ ФЯъ, ФЯз регистр преобразователя) в первом цикле вычисления результата. Сигналы со схемы сравнсния запускают новый цикл работы ЦВЛУ.Анализ алгоритма функционирования предложенного ЦВЛУ показывает, что при получении от СС сигналов в=1 или гюз=1 работа устройсгва отличается лишь первым тактом обращения к функциональной части ОЗУ,При ююз=1 необходимо произвести сначала стирание последней единицы в коде, хранящемся в ячейке результата (ФЯ 13), а затем осуществить запись единицы в соседний младший разряд числа, в случае со=1 необходимо произвести запись следующей единицы без предварительного обнуления разряда, стоящего слева от записываемой в этом такте единицы (предшествующего разряда).Единица, появляющаяся в младшем разряде ФЯз 14 готовит формирователь конца оне. рации Ф 1(О 19, который запускается в нужный момент времени сигналом из УУ ЦВЛУ, выдавая сигнал об окончании операции и о перенесении результата из ФЯ в накопитель. Таким образом, ФЯ выполняет функции регистра пролежуточных 1"Онстант, и счетчик числа шагов вычисления результата УУ после каждого с штыьания ФЯ (ячейки резульгата) выдает сигнал на опрос с:емы сравнения, а после полу чешя сппалов в=1 или ююз=1 подается сигнал установки регистра нреобразовасл ) в на а,ыгое (нулевос) состояние. Итак за время, равное Тоюп. (3+3/К - 1), где К - разрядность преобразователя, а 7 в - время по;ного Ооращенпя к функциональной часи ОЗУ, осуществляется преобразование напряжения, задагшого в аналоговой форме, в его числовой эквивалент.1 ак уже Отмечалось, в случаях юг= - 1 или юз=1 о ущсствляют лишь нсбольцгпе отличия в рабое ЦВЛУ. Это приводит к досг;гОчно простой аинаратурной ор аиизацпп у:равлеппя процессом преобразования. 1 грсдмет изобретения Цифровое вычислительное логи 1 гсскос устройство, одсржащсе коммутатор тактовых импульсов и схемы сравнения, формирователи, оперативное запомшгающее устройство (ОЗУ) на мапштны элементах, усилители воспроизведения, подсоедшенные ко входам репстра записи, функциональные реверсивные ключи, соедшенные со входами адресных шин ОЗУ и устройство угравления, отяичагощееея тем, гг, с целью расширения функциональных возможностей устройства, в него введен регистр преобразователя, входы которого через коммутирующие элементы соединены с выходаъги усилителей воспроизведения, и слгмгрующая сетка сопротивлений, подключсшая к выходам регистра преооразователя, выход семы сравнения напряжений подключен ко входу ИО;гоовин КОмугагор акОвьх и- пульсов, выходы которого соединены со в:одами функциональных рверспвны ключец, один из выходов коммутатора соедшен со одом опроса формирователя конца Операции, вход которсно подкггОчен ко в:оду устрой;тра управления.Типография, пр. Сапунова,Заказ 445/4 Изд. Мз 28 Тира ЦНИИПИ Комитета по делам изобретений н открытийМосква, Ж.35, Раушская иаб.,448 ти Совете Г 1 одп и с нос Еиинстров СССР