Интегрирующее устройство

294156 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Соеетоких Социалистических РеспубликЗависимое от авт. свидетельства М явлено 28,111 69 ( 325244/18 061 1/02 присоединенисм заявк Приоритет Комитет пс делам обретений и открытий прн Совете Министров СССРИНТЕГРИРУЮЩ ТРОЙСТВ 20йстния.В предложве цифровогосуммированимере их вычинения в запого один входс выходом зний подынтегсоединен чери вентили с егрирующем устро циального анализа ений производится з цромежуточногоустройстве. Для тегрирования соед его устройства зн ункции, вход котособирательную с ходом блока инге енном инт дифферен е приращ сления бе минающем блока ин апоминающ ральной ф ез первую первым вь торапохраэто не че рого хему гри Данное изобретение относится к области вычислительной техникинапример к цифровым дифференциальным анализаторам (цдА).Известны интегрирующие устройства циф ровых дифференциальных анализаторов последовательного типа, содержащие блоки интегрирования, сумматоры, преобразователи, блоки формирования приращений и остатков, запоминающие устройства, вентили и собира- то тельные схемы.Для известных устройств характерна необходимость хранения слагаемых в запоминающем устройстве приращений, что связано с увеличением объема запоминающих уст Б ройств; при большом количестве интеграторов возрастает время обращения к запоминающему устройству; суммирование квантовых приращений снижает точность суммироварования и с одним выходом последовательного сумматора блока формирования приращений и остагков, вход приращений подынтегральных функций блока интегрирования подключен через вторую собирательную схему и через вентили к выходу запоминающего устройства приращений и выходу блока формирования приращений и остатков, который подключен через друтой вентиль к одному входу третьей сооирательной схемы, дргой вход которой соединен через еще один вентиль с выходом згпомипающего устройства приращений, выход трстьей собирательной схемы подключен ко входу приращений переменных блока интегрироваиия, выход неквантовых приращений которого подключен к преобразователю, выход преобразователя соединен через вентиль со входом последовательного накопительного сумматора и через дрр ой вентиль с одним входом четвертой собирательной схемы, выход последовательного сумматора через вентиль подключен к другому входу четвертой собирательной схемы, выход которой подключен к одною входу последовательного сумматора блока формирования приращений и остатков, другой вход которого подключен к выходу пятой собирательной схемы, один вход которой через вентиль подкл;о. чен к выходу загпоминающего устройства остатков, а другой соединен с выходом рггист.30 35 40 50 60 П 1 - Ф 7 вв5увр )у 65 ра приращений, вход которого соединен через вениль с запоминающим устройством приращений, выход последовательного сумматора блока формирования приращений и остатков подключен через,вениль к одному входу собирательно схемы и ко входу схемы анализа пр)ращений зтого же блока, Выход схемы анализа приращений через вентиль подлючсн к другому входу собирательной схемы, Выход коОрОЙ подкл 10 чен к запоминающему) устроСтву гдриращений и остатков.11 а чертеже приведена фу)нкциональная схема предлагаемого ингегрируОщего устройства ЦДА последовательного гипа,Р 1 нтегрирую(цее устройство ЦДА содержит: олок 1 интегрирования, в котором в процессе решения вычисляются значения подынтегральных функций, Опре лел 5 Отс)1 Величины нс вантовых приращений;преобразователь 2, в коОром по сигналу инверсии осуществляется преобразованис кода пр 5 ращеИя;последовательный накопительный сумматор в котором в процессе вычислений Образу ся суммы неВантОВых приращени 11;блок 4 формирования приращений и остатков, в котором при отсутствии анализа Вычисляется сума остатка с прращс 5 Ие)1, наЙ- денным в блоке 1 интегрирования или в последовательном накопительном сумматоре 5, а при наличии сигнала анализа определяется алгебраическая сумма поступившего из блока 1 интегрирования числа с выбранным из заномипаОщео устройства приращеи)см и на основа)ии зто суммы образуется приращение по правилу: если су.)1 ыа положительна 51, то приращение равно - 1, если сумма составляет О, то и приращение равно О, если жс сумма отрицательная, то приращение равновентиль 5, открьваемый сигналом отсутствия анализа;собирательную схему 6;собирательную схему 7;вентиль 8, открываемый сигналом коммутации входа приращений подынтегр альных функций и сигналом отсутствия анализа;вентиль 9, открываемый сигналом наличия обратной связи по входу приращений подын,егральных функций;собирательную схему 10;в;нгиль 11, открываемый сип(алом коммутации входа, приращений переменных интегрирования;Вентиль 12, ОткрЫВаемыЙ сигналом наличия обратной связи по входу приращений переменных интегрирования;вентиль И, открываемый сигналом наличия анализа;вентиль 4, открываемый сигналом суммирования;,вентиль 15, открываемый сигналом квантоВания;вентиль 16, открываемый сигналом окончания суммирования; собирательную схему 17;последовательный сумматор И;собирательную схему 19;регистр приращения 20;5 вентиль 21, открываемый сигналом ана.и- за и сигналом коммутации входа приращенийподынтегральной функции;вентиль 22, открываемый сигналом отсутствия анализа;10 вентиль 2;3, открыгаемый сигналом отсутствия анализа;схему 24 аайза прира(цеп 5 Й, В когорой,если исследуемое число положительное, образуется приращение, равное - 1, если число 15 равно О, образуется нулевое приращение, есличисло отрицательное, образуется приращение,равное + 1;ве(тиль 25, от)крываемый сигналом анализа;собирательную схему 26;20 27 - запоминающее устройство значенийподынтегральных функций;2 д - запоминающее уст)ройство приращений;29 - запоминающее устройство остатков, 25 Б ЦДА решение дифференциальных уравнений заменяегся решением разностно-квантовых уравнений и осуществляется по алгорит- му/ 3 хвд хднф Ду р. - 1, если д. 1; х =О, если д ЗА),.У 7 ув (11) Уд( 1) =-Ув 1+ 1 ДуВ зтих выражениях ул( (й = 1, 2 1.) кватовые значения подынтегральцых функций в точке х Ьу = Я( - квант величины ул(, Я - осцоваиия иопользуемОЙ в ЦДЛ системы счисления; 7 ул+ц = ул+ц - ул; - квантовое приращение подынтегральной фунщии ул,хл+ц =хл+ц - хл; (й = 1, 2 1.) квантовые приращения переменных интегрирования хл (А = 1, 2 ); 75 Ац = 5 Ац - 5 сл - квантовое приращение интеграла;T5.А(1+ - . алгебраическая сумма прира. щений интегралов;75(1+1) - подлежащее хранению в запоминаюшем устройстве приращение П,75(;+ или 75 аА(цр05 А+ц = 5. А(+ц - 5. А(;., ц - Остаток, полученный при квантовании значения пере- МОННОЙ 5.А.ц,РссЫв - функция расчленения, позволяющая из числа а выделить число с -(о по с-й разряд включительно;Пл., - равный 1 или О признак подачи на вход подынтегральной функции вычисленного в (А - 1) -ом интегрировании приращения 75 фо (-11.ц,П л. - инверсия П л.; Пмл - равный 1 или О признак подачи на вход переменной интегрирования вычисленного в (А - 1)-ом интегрировании приращения Т 75,(л-ц+ц,П л. - инверсия Пл П,.л - признак анализа приращения 75,л+ц,Г 1 л - инверсия Пл, з 1 п У) - инверсия функции знака- 1, если У)О, ь 1 дпУ = О, если У = О,+ 1, если У (О. Вычисления в интегрирующем усгройстве в 1-ом шаге интегрирования осуществляются следующим образом.В зависимости от наличия признаков сигналов П., П)л, П)л, П. предлагаемое устройство работает или в режиме, в котором в различных сочетаниях выполцяются операции иц 5 10 20 25 30 35 40 45 50 60 65 тсгрированця, суммирования и квантования, или в режиме анализа приращений.В соответствии с алгоритмом перед началом интегрирования в А-ом интервале на вход приращений переменных интегрирования блока 1 через вентиль 11 или вентиль 12 по сигнаг, Пл., или П.л, подается приращение. Если признак Плр = 1(П.,и=О),луприращение выбирается из запоминающего устройства и через вентиль 1 и собирательную схему 10 заносится в блокинтегрирования. Если же признак Пь = 1, а Пил = О, то в блок 1 интегрирования через вентиль 12 и собирательную схему 10 с вь 1 хода блока 4Ф,( Ц (1+подается приращениелуНа вход приращений лодыцтегральных функций информация поступает по признакам Пл, и Плр. При наличии признака Пл, = 1 через вентиль У и собирательную схему 7 с выхода блока 4 в блок 1 интегрирования заносится вычисленное в (Й - 1)-ом интервалеР (-ц( цприращение ( ) . Если призна:;луП(1 р = 1 (Пл, = 0) и признак анализа приращений Г 1, =- О, то из запоминающего устро 1:,ства прцра(деций в блок 1 интегрирования через вентиль 8 и собирательную схему 7 по 7 У (3+1) Фар +а) дается приращениелу лу В режиме анализа приращений (П,л = 1) из запоминающего устройства считывается приФ,19 ращение. Через открытый вентиль 1Л(Уоно посылается в регистр 20. Из запоминающего устройства значений подынтегр альных функций в блок 1 интегрирования выбирается ордината ул(. В блоке 1 в результате суммирования ул, с приращением 11 л(;+11 образуется ордината ул+ц, Если признак П,л = О, зта ордината через вентиль 5 и собирательную схему б поступает на вход запоминающего устройства значений подынтегральны.( функций. Кроме того, в блоке 1 интегрирования ордината ул+ц используется для образования75 цнеквантового приращения, С выходаЛублока 1 интегрирования приращение посылается в преобразователь 2. Еслц признак П,л=+ 1, код приращения це преобразуется. Если же Пил = - 1, приращение умножается на - 1.При наличии признака суммирования П, = 1 с выхода преобразователя 2 прира ,.1)щецие П, =через вентиль 14 постуЛупает в последовательный накопительный сум294156 П р едм ет изобретения Составитель Г. Н. Круглова Редактор Ю. Д, Полякова Техред Л. Л. ЕвдоновЗаказ 1626Изд М 666 ТиРаж 473 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4,5 Типографии, пр. Сапунова, 2 матор 3 и добавляется к хранимой в нем сумме. Если признак окончания суммирования П 7 = 1, новая сумма через вентиль 16 и собирательную схему 17 подается на вход сумматора 18 блока 4 формирования приращений и остатков, При наличии признака квантования По, = 1 через вентиль 15 и собирательную схему 17 на вход сумматора 18 поЧ 5 А (ю.1)дается,приращение П.-л = . Если приЬ у знак анализа Пм = О, на другой вход сумматора 18 из запоминающего устройства остатков через вентиль 22 и собирательную схему 19 поступает остаток . Полученная суму ма с выхода сумматора 18 через вентиль 23проходит на выход собирательной схемы 26. В режиме анализа приращений на вход сумматора 18 с выхода регистра 20 через собирательную схему 19 поступает приращение тЯм С выхода сумматора 18 полученная сумма через вентиль 13 и собирательную схему 6 отсылается,в запоминающее устройство значений подынтепральных функций. Кроме того, число подается в схему 24 анализа. Обр .,г. П разованное в этой схеме приращениеАу через вентиль 25 выдается на выход собирательной схемы 26.С выхода схемы 26 числа могут быть посланы на входы блока 1 и отправленыа хранение в запоминающее устройство приращений и запоминающее устройство остатков. Интеприрующее устройство цифрового дифференциального анализатора последовательного типа, содержащее блок интегрирования, запоминающие устройства, блок формирования приращений и остатков, сумматор, преобразователь, вентили, собирательные схемы, отличающееся тем, что, с целью повышения 5 10 15 20 25 30 35 40 45 надежности и упрощения устройства, один вход блока интегрирования соединен с выходом запоминающего устройства значений подынтегральной функции, вход которого соединен через первую собирательную схему и вентилями с первым выходом блока интегрирования и с одним выходом последовательного сумматора блока формирования приращений и останков, вход при 1 ращений подынтегральных функций блока интегрирования подключен через вторую собирательную схему и через вентили к выходу запоминающего устройства приращений и выходу блока формирования приращений и остатков, который подключен через другой вентиль к одному входу третьей собирательной схемы, другой вход которой соединен через еще один вентиль с выходом запоминающего устройства прираще. ний, выход третьей собирательной схемы подключен ко входу приращений перемснных блока интегрирования, выход неквантовых приращений которого подключен к преобразователю, выход преобразователя соединен через вентиль со входом последовательного накопительного сумматора и через другой вентиль - с одним входом четвертой собирательной схемы, выход последовательного сумматора через вентиль подключен к другому входу четвертой собирательной схемы, выход кото. рой подключен к одному входу последовательного сумматора блока формирования приращений и остатков, другой вход которого подключен к выходу пятой собирательной схемы, один вход которой через вентиль подключен к выходу запоминающего устройства остатков, а другой соединен с выходом регистра приращений, вход которого соединен через вентиль с запоминающим устройством приращений, выход последовательного сугмматора блока формирования приращений и остатков подключен через вентиль к одному входу собирательной схемы и ко входу схемы анализа прирагцсний этого же блока, выход схемы анализа приращений через вентиль подключен к другому входу собирательной схемы, выход которой подключен к запоминающему устройству приращений и остатков.