Устройство для исправления ошибок в кодовойкомбинации

О А-" - Н- И Е ИЗОБРЕТЕНИЯ Союз Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельствааявлено 14.7.1969 ( 1321599/ 1 ПК б 0611110 кис присоединением за риоритетпубликовано 15.1.1971, Бюллетень5ата опубликования описания 3.111,1971 Комитет по делам изобретений и открыти при Совете Министров СССР.А, Кот аявитель СПРАВЛЕНИЯ ОШИБОКОМБИНАЦИИ КОДОВОЙ ЙСТ Л 2;одом второика ошибок, оддругим входоугие выходывходч ячейкзапрета и сыход которогвторой схемы гим в счетчи нен с тп, др чены к ячейкт бок, в входу 11 а чертеже приведена схема описываемого устройства.Оно содержит приемный регистр 1 сдвига, регистры 2 - 4 памяти, ячейки 5 - 8 памяти, счетчик ошибок 9, ячейку 10 запрета, устройства 11 и 12 обнаружения ошибок, схемы совпадения 1 Л 1 - 1 Л, триггеры Т, и Т 2, сумматор 13 по модулю два, регистратор 14 ошибок, буферный накопитель 15 и входное устройство 1 б.В предлагаемом устройстве регистрация принимаемых импульсов осуществляется интегральным методом с помощь;о одного восемнадцатиразрядного регистра 1 сдвига, к двенадцатой ячейке которого подключено устройство 11 обнаружения ошибок в кодовой комбинации и регистр 2 памяти, что составляет блок регистрации импульсов интегральным методом, Этот же регистр используется для анализа кодовых элементов. Анализатор кодовых элементов (АКЭ) включает регистр 1 Известны устроиства для исправления ошибок в кодовой комбинации кратности 1. В этих устройствах исправление производится в результате обнаружения н опознавания позиций искаженных символов. При этом для исправления 1-кратных ошибок необходимо применить корректирующий код с кодовым расстоянием с 1 = 21 + 1.Предлагаемое устройство обеспечивает исправление 1-кратных ошибок при использова нии корректирующего кода с кодовым расстоянием с 1 = 1+ 1. Это обеспечивается тем, что выход регистра сдвига, соответствующий интегральному методу регистрации принимаемых сигналов, соединен с входом первого уст ройства обнаружения ошибок, выход которого соединен с одним входом второй ячейки памяти, соединенной своим выходом с входом третьей ячейки памяти, другой вход которой подключен к выходу ячейки запрета, а выход 20 через триггер соединен с одним входом второй схемы совпадения и с входом первого регистра памяти, выход которого подключен к входу сумматора по модулю два, другой вход кото рого соединен с выходом второй схемы совпа дения, а выход соединен с входом второго регистра памяти и с входом второго устройства обнаружения ошибок, выход которого соединен с одним входом четвертой ячейки памяти. Выход первой ячейки памяти соединен с дру ячейки памяти, с входом ин выход которого соедим четвертой ячейки памячерез коммутатор подклюзапрета, с другим входом входом регистратора ошно подсоединен к другому совпадения.сдвига с выводами из ячеек 7 и 18 и ячейку 5памяти.Приводимое на чертеже устройство изображено для случая, когда принимаемые элементарные импульсы сканируются в е точках(в = 25), при зоне неопределенно ти д = 11,что составляет 44 О/О,На схеме показаны также тактовые импульсы, обеспечивающие работу устройства:Т, в д сканирования принимаемых элементарных сигналови формирования импульсовсдвига;1 = еУ = 25 У - для показанного случая, гдев - число точек сканирования,У - скорость телеграфирования.Тэ в д считывания элементарных сигналов с частотой следованияравной скоростителеграфирования;Т, - для считывания результатовпроверки кодовых комбинаций с частотой следования, равной скорости передачи комбинации к = И(п,где и - разрядность кодовой комбинации. Тактовые импульсы Т;, Т" Т Т Т," сдвинуты по фазе от основных на время, необходимое для нормальной работы схемы.Регистрация принимаемых импульсов интегральным методом осуществляется следующим образом.При,поступлении на вход устройства положительного импульса триггер Т, открывает схему совпадения И на другой вход которой поступают тактовые импульсы, и единица, записанная в О ячейке приемного регистра 1, продвигается влево. Если с выхода схемы совпадения И поступит 13 и более импульсов, то единица будет продвинута в 13-ую ячейку и далее. При этом на выходе 12-й ячей. ки регистра появится импульспоступающий на вход устройства 11 обнаружения ошибок и регистра 2 памяти.По окончании приема элементарного сигнала тактовым импульсом Т, производится сброс всех ячеек регистра в О, а в нулевую ячей ку записывается единица. После этого начинается прием следующего элементарного импульса.Если при приеме 1 число продвигающих импульсов (с выхода схемы совпадения И) будет не больше 12, то в регистр 2 и в устройство 11 обнаружения ошибок запишется О, что соответствует приему кодового элемента с ошибкой. При приеме О число продвигающих импульсов должно быть меньше 13, в противном случае будет неправильная регистрация.При использовании циклического (и, к) кода устройство 11 обнаружения ошибок производит деление последовательности из символов на порождающий полином, Получение ос 5 10 15 20 25 30 35 40 45 50 55 60 65 татка при делении будет свидетельствовать о наличии ошибки в кодовой комбинации, тогда сигнал с выхода устройства 11 считывает записанную в ячейке б единицу, в противном случае она стирается тактовым импульсом Т.Запись 1 в ячейку б производится путем анализа кодовой комбинации. С выхода 7-й ячейки, приемного регистра 1 в ячейку б памяти записывается 1 только в том случае, если в регистр 1 будет подано не менее 8 продвигающих импульсов, В случае, если в регистр 1 поступит не менее 19 импульсов, она будет стерта, Если число продвигающих импульсов 8 ( Г ( 18, то она будет считана тактовым импульсом Т, и подана на вход счетчика ошибок 9 и регистратора 14 ошибок.Счетчик ошибок 9 вырабатывает следующие решения: если число обнаруженных с помощью АКЭ ошибок не превышает о (для данного устройства применен циклический код с гарантийным обнаружением о-кратных ошибок), а устройство 11 не обнаружило ошибок, то принятая комбинация передается получате. лю без исправления; если число ошибок, обнаруженных АКЭ, не превышает трех, а с выхода устройства 11 поступил сигнал ошибка, то в принятой комбинации может быть исправлено от одной до трех ошибок в разрядах, в которых АКЭ обнаружены ошибки (количество исправляемых ошибок зависит от коммутации схемы).Счетчик ошибок работает следующим образом.В исходном положении в нулевой ячейке счетчика записана 1. При поступлении с выхода ячейки б сигнала ошибка, единица из нулевого разряда счетчика продвигается в соседнюю ячейку, Одновременно в ячейку записывается единица.В зависимости от результата анализа кодо. вой комбинации устройством 11 обнаружения ошибок единица из ячейки б может быть стерта либо продвинута в ячейку 7 (при обнаружении ошибки),С помощью указанного на схеме коммутатора 17 может быть изменена логика работы схемы исправления ошибок. Так, например, если будут замкнуты только клеммы К то исправляться будет одна ошибка, при замыкании клемм К, и К - две ошибки, наконец, при замыкании всех трех клемм К - Кз - исправление трех ошибок в кодовой комбинации,Продвижение 1 из ячейки 7 на выход триггера Т, производится только в том случае, если, например, при замыкании всех трех клемм коммутатора в счетчике будет находиться 1 в ячейках 1, 2 и 3, т. е. когда устройством АКЭ будет обнаружено в кодовой комбинации от одной до трех ошибок. В этом случае тактовый импульс Т, считывая из счетчика информацию, через ячейку 10 запрета подает импульс, который считает 1 из ячейки 7 и подает на вход триггера Ть который перейдет в состояние, открывающее схему совпадения И. Через эту схему будут поступать импульсы от устройства исправления ошибок на вход сумматора 13 по модулю два.Исправление ошибок производится с помощью регистратора 14 ошибок, который состоит из распределителя, избирательной схемы, буферного накопителя 15 и регистра 4. Каждая ячейка избирательной схемы имеет два входа. На первые их входы одновременно на все ячейки подается сигнал ошибки с выхода ячейки, а на их вторые входы - напряжение с одной из ячеек распределителя. На выходе каждой ячейки последовательно будет появляться высокое напряжение только в том случае, если на ее входе будет подано высокое напряжение как с выхода соответствующей ячейки распределителя так и с выхода ячейки 5. В результате в буферном накопителе 15 будут записаны 1 только в тех ячейках, номера которых совпадают с номерами разрядов ошибочных символов, обнаруженных в кодовой комбинации с помощью АКЭ. В дальнейшем тактовым импульсом Тзаписанные 1 из буферного накопителя 15 после приема кодовой комбинации одновременно считываются в регистр 4. Если при считывании информации из регистров 2 и 4 схема совпадения И 9 будет открыта, высокое напряжение с выхода регистра 4, появляющееся при считывании разрядов, в которых обнаружена ошибка, в схеме сумматора 13 будут исправляться поступающие с выхода регистра 2 символы на обратные (1 на О и О на 1). После этого исправленная комбинация записывается в регистр 3 и проверяется на наличие ошибок. При отсутствии ошибок комбинация выдается получателю, в противном случае стирается и посылается запрос на повторнуЮпередачу,Предмет изобретения5 Устройство для исправления ошибок в кодовой комбинации, содержащее регистр сдвига, ячейки памяти, ячейки запрета, сумматор, регистратор ошибок, схемы совпадения, устройства обнаружения ошибок, счетчик оши бок, отличающееся тем, что, с целью поьышения эффективности обнаружения и псправле.ния ошибок в кодовой комбинации, выход регистра сдвига, соответствующий интегральному методу регистрации принимаемых сигна лов, соединен с входом первого устройства обнаружения ошибок, выход которого соединен с одним входом второй ячейки памяти, соединенной своим выходом с входом третьей ячейки памяти, другой вход которой подклю чен к выходу ячейки запрета, а выход черезтриггер соединен с одним входом второй схемы совпадения и с входом первого регистра памяти, выход которого подключен к входу сумматора по модулю два, другой вход кото рого соединен с выходом второй схемы совпадения, а выход соединен с входом второго регистра памяти и с входом второго устройства обнаружения ошибок, выход которого соединен с одним входом четвертой ячейки памяти, 30 выход первой ячейки памяти соединен с другим входом второй ячейки памяти, с входом счетчика ошибок, один вход которого соединен с другим входом четвертой ячейки памяти, другие выходы через коммутатор подключены 35 к входу ячейки запрета, с другим входом ячейки запрета и с входом регистратора ошибок, выход которого подсоединен к другому входу второй схемы совпадения.Заказ 370/12 Тираж 473 Подписноеделам изобретений и открытий при Совете Министров СССРмосква, 7 К, Раушская наб., д 4/5