Устройство для контроля цифровых блоков

, 103726 119) 06 Е 11/2 лфелет %яд;теерееее ИСАНИЕ ИЗОБРЕТЕ о ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИАТОРСОМУ ИДЕТЕЛСТ(56) 1, Авторское свидетельство СССР М 920733, кл. С 06 Г 11/26, 1980.2. Авторское свидетельство СССР М 744579, кл. 6 06 Г 11/00, 1978(прототип),(54)(57) 1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ, содержащее регистр сдвига, сумматор по модулю два коммутатор, блок индикации, блок сравнения, блок свертки выходных сигналов, регистр эталонов, причем выходы регистра сдвига соединены с входами коммутатора, выходы которого соединены с входами сумматора по модулю два, выход которого соединен с информационным входом регистра сдвига, сдвиговый вход которого является шиной сдвига устройства, входы блока свертки выходных сигналов соединены с выходами контролируемого блока, выходы блока свертки выходных сигналов. соединены с входами блока индикации и первой группой входов блока сравнения, вторая группа входов которого соединена с выходами регистра эталонов, выход блока сравнения является шиной результата контроля устройства, входы начальных установок регистра сдвига,:регистра эталонов и блока свертки выходных сигналов являются соответственно первой, второй и третьей шинами начальных установок устройства, о.т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройс)ва путем формиров;.сия полной системы переходов тестовых наборов, в него введена группа ком" мутаторов, информационные входы котрых соединены с выходами регистра сдвига, а выходы соединены с соответствующими группами входов контроли" руемого блока, установочные входы коммутаторов группы являются установочными входами устройства,2, Устройство по и. 1, о т л ич а ю щ е е с я тем, что каждый коммутатор группы содержит дешифратор, группу эпенентое ИПИ, К групп С элементов И (1( К и"1, где и - количество разрядов регистра сдвига), причем первые входы элементов И К-й группы соединены с К-м выходом дешифратора, выход каждого 1-го элемента И )(г-й группы соединен с соответствующим входом 1-го элемента ИЛИ груп-пы (1в " ), выходы которых яв- Я ляются выходами коммутатора, второй ф вход каждого 1-го элемента Й К-йаз группы соединен с -м информационным входом коммутатора (1 31( 2. 1 (и, 1=3)-1)+1), входы дешифратора являются установочными входа-,ми коммутатора,Изобретеие относит(.я к в.цспительной технике, а именно к ;о(1 ролю цифровых устройатв,3037263ных смматоров гоуппы, выходы кОтО Оых соедИеныВходами выходных регистров сдвига группы, выходы ко.орых соединены с Входами номмута Известно устройство для проверкиполноты тестов, содер(ащее генератортестов модель Объекта контроля,эталонный блок, блок сравнения, блокввода неисправностей, два счетчикаделитель, датчик слуцайных чисел и 10блок управления, причем выход генератора тестов соединен с входами моде"ли объекта контроля и эталонногоблока, выходы которых соединены свходами блока сравения, выход которого соединен с входом блока управления и в;(адом первого счетчика, вы-,ходы первого и второго счетчиков соединены с входами делителя, выходы ко"торых являются выходами устройства, щвыход блока управления соединен свходами генератора тестов, второгосчетчика и датчика случайных чисел,выход которого церез блок ввода неисправностей соединен с моделью объ- р 5екта контроля Г 1 .Недостатками данного устройстваявляются необходимость эталонногоблока и сложность .полуцения полнойсистемы переходов тестовых наборов,Наиболее близким к предлагаемомупо техницеской сущности являетсяустройство для контроля интегральныхсхем, содержащее блок ввода информа"ции, блок управления, группу входныхсумматоров, две группы коммутаторов,группы входных регистров сдвига,группу выходных сумматоров, группублоков индикации, блок сравнения,многоканальный амплитудный дискриминатор.и генератор тактовых им 40пульсов, прицем выход генераоратактовых импульсов соединен с первыми.входами входных сумматоров группы, вы(одь (Оторых соединены сдами входных регистров сдвига груп 45пы, выходы которых соединены с вхо"дами соответствующих коммутаторовпервой группы, выходы которьх соединены с вторыми входами соответст"вующих входных сумматоров группы,выходы старших разрядов входных регистров сдвига группы соединены свходами контролируемой интегральной схемы, выходы которой соединеныс входами многоканального амплитудного дискриминатора, информационные выходы которого соединены с первыми входами соответствующих выход261 4довательности максимальной длины спериодом (2 -1) бит, где и - количество разрядов ( параллельных выхо"дов ) регистра 2 сдвига, при подачеимпульсов сдвига на шину 11 сдвигаустройства.Выходы 13 коммутаторов группы 5образуют группу выходов, с которыхмогут сниматься двоичные тестовыенаборы с полной системой в процессеконтроля блока 1.К-й коммутатор разрешает прохождение на все свои "е выходы импуль,сов, удовлетворяющих уравнению1: 1(- ), (11где 1и; 111Порядок Ь системы переходов К"гокоммутатора группы 5 (ЬщК) ха"рактеризует "расстояние" между соседними разрядами регистра 2 сдви".га, с которых снимается информация,определяемое .минимальным количеством разрядов регистра, эаключенныхмежду этими разрядами.Например, для получения двухраэрядных тестовых наборов ( 2) с по"рядком "1" системы переходов (1 )на выходы 13 коммутатором группы5 подается информация с первого итретьего разрядов регистра 2 сдвига,При этом в каждом такте сдвиганабор 1 еоо 1 оереходнт а набор 2 бкоторый определяется содержаниемвторого и четвертого разрядов регистра 2 сдвига.Так как регистр 2 сдвига образует все возможные (и)-элементныекомбинации, указанные наборы могутбыть любыми, что и обеспечивает пол"ноту системы переходов 1-го порядкатестовых наборов. з 1037вок регистра сдвига, регистра эталонов и блока свертки выходных сигна-.лов являются соответственно первой,второй и третьей шинами начальныхустановок устройства, введена группа коммутаторов, информационные входы которых соединены с выходами ре"гистра сдвига, а выходы соединеныс соответствующими группами входовконтролируемого блока, установочные 10входы коммутаторов группы являютсяустановочными входами устройства.Кроме того, каждый коммутатор груп пы содержит дешифратор, группуэлементов ИЛИ, К групп элементовИ (1К п, где и - количестворазрядов регистра сдвига), причем первые входы элементов И К-йгруппы соединены с К-м выходом дешифратора, .выход каждого-го элементаИ К-й группы соединен с соответствующим входом -элемента ИЛИ группы(1в), выходы которых являютсявыходамй коммутатора, второй входкаждого 1-го элемента И К-й группысоединен с 1-м информационным входом коммутатора (1 .К1и,и=К (-1) +1)входы дешйфратора являются установочными входами коммутатора.На фиг, 1 приведена структурнаясхема устройства для контроля цифровых блоков; на фиг, 2 - структурная схема коммутатора группы для=1 О.Устройство содержит контролируемый блок 1, регистр 2 сдвига, коммутатор 3, сумматор по, модулю два чгруппу 5 коммутаторов, блок 6 свертки выходных сигналов, шину 7 результата контроля устройства, шины 8-10 40,начальных установок устройствашинусдвига устройства, шину 12 активизации контролируемого блока 1, выхо-ды 13 коммутаторов группы и группу1 ч выходов контролируемого блока 1, 45установочные входы 15 коммутаторовгруппы, блок 16 индикации, блок 7сравнения, регистр 18 эталонов,Коммутатор группы (фиг, 2) содержит группу 19 элементов И, группу20 элементов И, дешифратор 21,Устройство работает следующим об.разом.Регистр 2 сдвига, коммутатор 3,сумматор по модулю два 1 образуютструктуру линейной автономной последовательностной цепи, которая обеспечивает получение двоичной послеуказанную систему переходов нель"зя получить при снятии набора сосмежных разрядов регистра, например1-го и 2-го, так как в этом случае вкаждом такте. сдвига возможен пере"ход произвольного набора о(.2 о 1 только в два набора: 0, оС 2 ) и1,Яане четыре набора 32 как было. рассмотрено,Коммутатор группы 5 обеспечивает передачу информации с параллель"ных разрядов регистра 2 сдвига навыходы 13 в зависимости от требуемой величины порядка переходов тестовых наборов Ь, Таблица, построенная в соответст вии с выражением (), раскрывает алгоритм коммутации. выходов 13 ком" мутатора группы 9:(1 6(1 О) в зависимости от порядка Ь для регистра 2 сдвига с количеством разрядов 1037261и 10. В пересечении строк и столбцов указывается номер разряда регис.тра 2 сдвига, выход которого коммутируется на 1"й выход коммутатора группы 5 при заданном порядке Ь.Период тестирования вводится по третьей шине 10 начальных установок (например, величина "окна" сигнатур" ного анализатора),Блок 6 осуществл последова го блока Это может тор для с кодов,свертки выходных ет свертывание в ельностей контро по какому-либо быть сигнатурный ертывания паралл сигналов ходных лируемозакону, анализа- ельных Дешифратор 21 коммутатора группы5 обеспечивает выборку одной из шинв соответствии с установочным воздействием на установочных входах 15например двоичный код порядка переходов П, что разрешает прохождение соответствующих двоичных наба"ров с выхода регистра 2 сдвига через элементы И содтветствующей группы 19 и элемента ИЛИ 18 на выходы13 коммутатора.По первой шине 8 начальной уста" новки производится ввод начальногосостояния регистра 2 сдвига, отлич": ного от нулевого.По второй шине 9 начальных установок вводится информация в ре"гистр 18 эталонов, соответствующая характеристикам входных ре"акций контролируемого блока 1 запериод тестирования (контрольныесуммы сигнатуры). С помощью установочных входовкоммутаторов группы 5 пооизводитсяих настройка на требуемую величинупорядка переходоя тестовых наборов25в каждои из К групп выходов 13 коммучтаторов,При подаче сигналов по шине 12активизации и шине 11 сдвига устройства контролируемый блок 1 восЗ 0 принимает входные наборы сигналов свыходов 13 коммутаторов группы 5и вырабатывает выходные сигналы,которые передаются по выходам 14в блок 6 преобразования выходных35 сигналов, вырабатывающий в пределахцикла тестирования контрольные соотношения (сигнатуры, контрольныесуммы), значения которых фиксируют-,ся блоком 16 индикации и сравни 40 ваются с эталонным значением, хранимым в регистре 18 эталонов с помощью блока 17 сравнения выход кото"рого связан с шиной 7 результатаконтроля и определяет исправность45 контролируемого блока 1,В предлагаемом устройстве для формирования тестовых наборов с полнойсистемой пвреходов достаточно использования одного регистра 2 сдви 50 га, образующего с сумматором по модулю два 4 и коммутатором 3 линейную;последовательную . сеть макси"мального периода, а также группы5 коммутаторов, устанавливающих порядок перехода,ВНИИПИ Заказ 6012/51 Тираж 706. Поддисноа ФФФипиап ОПП "Патент", г. Ужгород, ул, Проектная, 4