Устройство для умножения s-х цифр в позиционно-остаточной системе счисления

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 173 5 А 9) Я 2 06 Р 7/72 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕН(53) 681,325(088.8) (56) Авторское свидетельство СССР М 1236472, кл. 6 06 Р 7/72, 1984.Авторское свидетельство СССР М 1633401, кл, 6 06 Р 7/72, 1989, (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ Я-Х ЦИФР В ПОЗИЦИОННО-ОСТАТОЧНОЙ СИСТЕМЕ СЧИСЛЕНИЯЩ(57) Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных устройств, работающих в позиционно-остаточной системе счисления, Цель изобретения - сокращение аппаратурных затрат, В устройство, содержащее два коммутатора 14, 15, два блока 1, 2 хранения констант, два блока 5, 6 умножения, первый элемент 7 задержки, шесть блоков 8-13 элементов И и два сумматора 3, 4, введены второй элемент 26 задержки, два регистра 24 и 25 и два мультиплексора 22 и 23, что позволило вывести из состава устройства два блока умножения, объем которых во много раз превышает объем введенных блоков. 3 ил.77Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих арифметических устройств, работающих в позиционно-остаточной системе счисления.Цель изобретения - сокращение аппаратурных затрат,На фиг, 1 представлена функциональная схема устройства; на фиг, 2 - временная диаграмма токовых сигналов; на фиг. 3 - функциональная схема мультиплексоров.Устройство содержит два блока 1 и 2 хранения констант, два сумматора 3 и 4, два блока 5 и 6 умножения, первый элемент 7 задержки, шесть блоков 8 - 13 элементов И, два коммутатора 14 и 15, входы первого 16 и второго 17 операндов устройства, первый 18 и второй 19 тактовые входы устройства, выходы старшего 20 и младшего 21 разрядов произведения устройства, два мультиплексора 22 и 23, два регистра 24 и 25, второй элемент 26 задержки и третий 27 тактовый вход устройства,В основу работы устройства для умножения Я-х цифр в позиционно-остаточной системе счисления положено следующее.Запишем произведение двух Я-х цифр в видеа Ь =(а 1 З + ао)(Ь 1/Я + Ьо) =+ аоЬо = т 1 Я + оЯ1 оЗапишем второе и третье слагаемое ввидеаоЬ 1 Я а 1 ЬоЯ 1+ - С 1 Я + Со + б 1 Я + бо,Я Ягде т 1 = а 1 Ь 1+ с 1+ б 1;1 о = аоЬо+ со+ боа, = гезу(а/ /);а 1= ела(а/ 1),Ьо = гезу(Ь/ 1/Я);Ь 1= епт(Ь/ РХ)со = гезу(аоЬ 1/ /Я)с 1 = епт (аоЬ 1/ /Я;бо = ген (а 1 Ьо/ /):б 1 = епт (а 1 Ьо/ Дгде гезу (Х/У) - остаток от деления Х на У; епс (Х/т) - целое частное от деления Х на У. Известно, что цифры в Я-й позиционноостаточной системе счисления представля 5 ются по модулям системы (СОК) в виде;=1;К;Р 1 - модули СО К, удовлетворяющие ус кловию П Р 12 Я(простые числа).Для согласования с устройствами, работающими в двоичной системе счисления,в позиционно-остаточных устройствах обычно выбирают Я = 2", Удобнее всего принять а = 8 и соответственно Я = 2 = 256, а с еди8модулей СОК иметь один, равный Я, в частном случае пусть Р 1= 1 Г 256 = 16, Это 25 позволяет при аппаратной реализации блоков 1 и 2 хранения констант получить экономичные решения.Устройство для умножения Я-х цифр впозиционно-остаточной системе счисления 30 работает следующим образом.По первому тактовому сигналу, поступающему на устройство по входу 18, А = = (а 1,ага,) и В = (ф 1,ДРк), представленные кодом СОК по модулям Р 1, 35 Рг, ., Рк, по входам 16 и 17 поступают на,коммутаторы 14 и 15, с выходов которых передаются на входы соответствующих блоков 1 и 2 хранения констант. Эти блоки конструктивно представляют собой блоки 40 постоянной памяти на 21-разрядных словКкаждый, где = ,Г 1, 11 - двоичная разрядность вычета а или Д, В этих блоках в соот ветствии с выражением (3) формируютсявеличины а 1, ао и Ь 1, Ьо соответственно, Величина а с первого выхода блока 1 хранения констант через первый информационный вход первого мультиплексора 22 поступает на его выход, с которого поступает на первый вход первого блока 5 умножения, на второй вход которого с первого выхода второго блока 2 хранения констант поступает величина Ь 1. Одновременно с второго выхода первого блока 1 хранения констант величина ао поступаег на первый информационный вход второго мультиплексора 23, открытый первый вход второго блока 6 умножения, на второй вход которого с второго выхода блока 2 хранения констант поступа10 15 20 25 30 35 40 45 50 ет величина Ьо. С выхода первого блока 5 умножения величина аоЬо поступает на первый вход второго блока 9 элементов И, пройдя который, поступает в первый сумматор 3. С выхода второго блока 6 умножения величина аоЬо поступает на первый вход пятого блока 12 элементов И, пройдя который, поступает во второй сумматор 4; Через некоторое время на устройство поступает третий тактовый сигнал по входу 27 (см. фиг.2), По этому сигналу закрываются первые информационные входы мультиплексоров 22 и 23 и открываются их вторые информационные входы. На их выходах появляются соответственно величины ао и а 1, поступающие на первые входы соответственно блоков 5 и 6 умножения, на вторые входы которых поступают величины Ьо и Ь 1. На выходах блоков 5 и 6 умножения формируются величины аоЬ 1 и а 1 Ь которые по третьему тактовому сигналу, задержанному на элементе 26 задержки, заносятся соответственно на первый 24 и второй 25 реги.стры, После этого снимаются первый по входу 16 и третий по входу 27 тактовые сигналы. На этом заканчивается первый такт работы устройства,Второй такт работы устройства начинается снятием с первого 18 и третьего 27 тактовых входов сигналов и подачей на второй тактовый вход 19 устройства сигнала (фиг. 2), По этому сигналу величины аоЬ 1 и а 1 Ьо через коммутаторы 14 и 15 проходят на входы блоков 1 и 2 хранения констант, на первых и вторых выходах которых формируются величины с 1 со и б 1 бо. К этому времени задержанный первым элементом 7 задержки второй тактовый сигнал открывает по вторым входам блока 8, 10, 11 и 13 элементов И, на первые входы которых с выходов первого 1 и второго 2 блоков хранения констант поступают величины с 1, б 1, ср, бо соответственно и, пройдя их, поступают в соответствующие сумматоры 3 и 4. В результате, в этих сумматорах формируются старший и младший Я-е разряды произведения Я-х цифр в позиционно-остаточной системе счисления.Формула изобретения Устройство для умножения Я-х цифр в позиционно-остаточной системе счисления,содержащее два блока хранения констант,два коммутатора, два блока умножения, первый элемент задержки,. шесть блоков элементов И и два сумматора, выходы которых соединены соответственно с выходами старшего и младшего разрядов произведения устройства, входы первого и второго операндов которого соединены соответственно с информационными входами первой группы первого и второго коммутаторов, первые управляющие входы которых соединены с первым тактовым входом устройства и первыми входами элементов И первого и второго блоков, вторые входы которых соединены соответственно с выходами первого и второго блоков умножения, выходы первого и второго коммутаторов соединены соответственно с входами первого и второго блоков хранения констант, первый выход первого блока хранения констант соединен с первыми входами элементов И третьего блока, вторые входы которых соединены с первыми входами элементов И четвертого, пятого и шестого блоков и выходом первого элемента задержки, вход которого соединен с вторыми управляющими входами первого и второго коммутаторов, второй выход первого блока хранения констант соединен с вторыми входами элементов И пятого блока, первый выход второго блока хранения констант соединен с входом первого сомножителя первого блока умножения и вторыми входами элементов И четвертого блока, второй выход второго блока хранения констант соединен с входом первого сомножителя второго блока умножения и вторыми входами элементов И шестого блока, выходы элементов И третьего, первого и четвертого блоков соединены соответственно с входами первого, второго и третьего слагаемых первого сумматора, выходы элементов И пятого, второго и шестого блоков соединены соответственно с входами первого, второго и третьего слагаемых второго сумматора, о т л и ч а ю щ е е с я тем, что. с целью сокращения аппаратурных затрат, в него введены два мультиплексора, два регистра и второй элемент задержки, выход которого соединен с управляющими входами первого и второго регистров, выходы которых соединены с информационными входами второй группы первого и второго коммутаторов соответственно, а информационные входы - соответственно с выходами первого и второго блоков умножения, входы вторых сомножителей соединены соответственно с выходами первого и второго мультиплексоров, первые управляющие входы которьх соединены с первьм тактовым входом устройства, третий тактовый вход которого соединен с входом второго элемента задержки и вторыми управляющими входами первого и второго мультиплексоров, информационные входы первой группы которых соединены с первым выходом первого блока хранения констант, второй выход которого соединен с информационными входами второй группы первого и второго мультиплексоров,1730625 г.8 Составитель Е,МурзиТехред М,Моргентал едактор Л.Пчолинск ектор Н Ревская Заказ 1512 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5 водственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 1