Линия задержки

(55 Н 03 К ОПИСАНИЕ ИЗОБРЕТЕН К АВ СКОМУ СВ ЕЛЬСТВ енты вычисли- П-структурах, МИЭТ, 1986, с. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Заявка Японии М 61-43811,кл, Н 03 К 5/13, 1986.Заявка ЕПВ М 0175501, кл. Н 03 К 5/13,1986,Филатов В.Н. и др, Элемтельной техники на КМДУчебное пособие. Иэд-во54, рис. 2.23.(57) Изобретение позволяет увеличитьзадержку схемы при заданном числетранзисторов и без изменения их конструктивно-электрических характеристик, что эквивалентно получению заданной величины задержки на меньшеи площади (меньшем числе транзисторов) кристалла, например при интегральном исполнении схемы. Изобретение может быть использовано в различных устройствах автоматики и цифровой вычислительной техники для постоянной задержки сигнала. Устройство содержит группу последовательно включенных каскадов так, что вход последующего каскада соединен с выходом предыдущего, каждый каскад содержит два МДП-транзистора разного типа, затворы и стоки транзисторов 1 (Р-типа), 2 (П-типа) в каждом каскаде соединены соответственно с его входом и выходом, а истоки транзисторов 1 и 2 каждого каскада соединены с входом предыдущего каскада, остальные истоки транзисторов (например, в первом каскаде) 1 и 2 соединены соответственно с первой 3 и второй 4 шинами источника питания. 3 ил.Изобретение относится к микроэлектронике и может бйть использовано при построении различных элементов, узлов и устройств цифровой и аналого-цифровой техники, например в качестве схемы задержки на основе интегральных КМДП-транзисторов.Цель изобретения - увеличение времени задержки схемы при заданном числе транзисторов и без изменения их конструктивно-электрических характеристик.На фиг,1-3 показаны конкретные примеры реализации схемы линии задержки,Схемы содержат по четыре последовательно включенных каскада, номер которого соответствует индексу 1. Каждый 1-й каскад содержит два МДП-транзистора: 1 - первого (Р-) и 2 - второго (П-типа) соответственно Р 1 и Пь Затворы транзисторов 1 (Р 1) и 2 (П) в каждом 1-м каскаде образуют его вход, а стоки транзисторов 1 и 2 подключены к выходу каскада, Вход каждого 1-го каскада соединен с выходом (1-1)-го. Кроме того, схема содержит первую 3 и вторую 4 шины источника питания соответственно питание и общая,Согласно фиг,1 истоки транзисторов 1 и 2 1-го каскада соединены с входом (1-1)-го каскада, а истоки транзисторов 1 и 2 в других каскадах (1-2, 1-1, 1+1) соединены соответственно с шинами 3 и 4.Согласно фиг,2 в каждом 1-м каскаде истоки транзисторов 1 и 2 соединены с входом предыдущего (1-1)-го каскада, т.е, сзатворами транзисторов 1 (Рь 1), 2 (Пн) и стоками транзисторов 1 (Рьг), 2 (Пь 2),Согласно фиг.3 истоки транзисторов 1 первого типа в каскадах 1-1, 1+1 соединены с входами каскадов 1-2, 1 истоки транзисторов 2 второго типа в каскадах 1-2, 1, соединены с входами каскадов 1-3, 1-1 а истоки транзисторов 1 в каскадах 1-2, 1, и транзисторов 2 в каскадах 1-1, 1+1 подключены соответственно к шинам 3 и 4,Работа схем линий задержки по фиг,1 - 3 поясняется в сравнении с работой схемы прототипа.Для определенности сравнения предположим, что сопротивление канала открытого транзистора в каждом каскаде равно Й, а емкости истока. стока и затвора транзистора одинаковы и равны С. При этом не учитываются эффекты второго порядка, возникающие вследствие нелинейного характера изменения величин В и С от времени в процессе переключения, и принимается так называемая линейная модель (или "т-модуль") переключения простейшего КМДП - каскада-инвертора). В схеме прототипа происходит последовательное прохождение сигнала через все каскады с задержкой т =- В С е каждом каскаде. С учетом того, что В = В, а С = 4 С, результирующая задержка в схеме-прототипе для К каскадов 5 равнакЬ = , т=4 ВС К10Для схемы линии задержки по фиг.1 узловая емкость 1-1(нумерация узловых емкостей привязывается к входу соответствующего каскада) увеличена на 2 С емкостями истоков транзисторов 1 и 2 1-го каскада, а сопротивление формирующей ветви для узловой емкости 1+1 увеличено на Й, так как она состоит уже иэ сопротивлений каналов двух последовательно включенных транзисторов 1 или 2 каскадов 1-2 и, например, Рь 2 и Р или Пь 2 и Пь Поэтомуть 2= 6 ВС = (4 ВС+2 ЙС); ть= 4 ВС;25 т=- (2 В)4 С = 8 ВС: тн = 4 ВС,а результирующая задержка для К каскадов:1)=4 ВС К+6 ВС=сп+6 ВС (2)30Таким образом, происходит увеличениезадержки в схеме по фиг,1 относительносхемы-прототипа на 6 ВС при том же числетранзистороби неизменнных их конструктивно-электрических характеристиках. Анализ показывает, что это увеличениевозможно вследствие увеличения постоянных времени переключения узловых компонентов схем,В схеме-прототипе из процесса переключения полностью исключены емкостипотоков транзисторов, соединенные с соответствующими шинами источника питания,а сопротивления формирующих ветвей в45 каждом из каскадов не превышают В.Схема по фиг.2 представляет предельный (в смысле максимизации величины задержки) случай в классе предлагаемых 50 решений. Здесь в процессе переключенияучаствуют всеемкости схемы. Величина переключаемой емкости каждого узла равна 6 С. Сопротивления формирующих ветвей Йф для каждого узла неодинаковы и опреде ляются (считая от выхода каскада 1);Йф= Йг+ Йь 2+ Й+ "Вфн 1= Вн.+ Й 1-+ Вьз+Таким образом, суммарная задержка Ккаскадов для схемы по фиг.2 определяетсявыражением; 2 = Й Р = 2, (бс )Вф = 1=1- 6 ВС(1+ 2+ 2+ 3+3 + 4+ 4+ . )26 ВС(К+1) К фВС К (2) Следовательно, относительное увеличение задержки по сравнению с прототипом составляет т 2 6 ВС К 1 п 4 ВС К(3) Например, для К"10, т 2/Ьраз.Заметим, что на практике это увеличение еще возрастает, так как предложенная линейная модель не учитывает влияния предыдущих условий емкостей на последующие и нелинейные эффекты,Использование предложенной схемы позволяет получить положительный эффект, заключающийся в том, что по сравнению со схемой прототипа она позволяет получить большие величины задержек при одинаковом количестве транзисторов и при неизмененных их конструктивно-электрических характеристиках. Как следует из выражения (3), максимальный относительный эффект может достигать 1,5 К, где К - число каскадов, т.е. требуемую задержку можно реализовать на меньшем числе элементов (транзисторов) в схеме, что позволяет улучшить массогабаритные характеристики схем и увеличить их надежнОсть.Кроме того, предлагаемая схема обладает более широкими функциональными возможностями по сравнению с прототи пом, что расширяет область ее применения. Так, для того, чтобы реализовать неодинаковую задержку по различным фронтам входного сигнала в схеме протогипа необходимо изменять конструктивно-электрические характеристики транзисторов в соответствующих каскадах или использо вать технику параллельно-последовательного соединения транзисторов. В предлагаемой схеме (фиг,3) реализуется различная величина задержки по различным фронтам входного воздей ствия (1 з1 з 1 соответствующим под 01 10ключением истоков транзисторов в каскад 1 ах. Аналогично реализуются значения 1 этзТаким образом, предложенная схема 15 обладает следующими достоинствами, отличающими ее от прототипа; большей величиной задержки при том же числе транзисторов (без изменения их конструктивно-электрических параметров); возмож ностью реализации заданной задержки применьшем числе транзисторов и прочих равных условиях; расширены функциональные возможности (области использования) предлагаемой схемы; возможностью изме нения величины задержки за счет вариациисоединения (фиг.1 - 3),Формула изобретения30 Линия задержки, содержащая группупоследовательно включенных каскадов так, что вход последующего каскада соединен с выходом предыдущего, каждый из каскадов содержит два МДП-транзистора разного ти па, затворы и стоки которых подключенысоответственно к входу и выходу каскада, о т л и ч а ю щ а я с я тем, что, с целью увеличения времени задержки при заданном числе транзисторов и без изменения их 40 конструктивно-электрических характеристик, по меньшей мере в одном из каскадов исток хотя бы одного транзистора подключен к входу предыдущего каскада, а истоки остальных транзисторов первого и второго 45 типа соединены соответственно с первой ивторой шинами питания,1706024 Составитель И,ПоставнинаТехред М,Моргентал Келаме ректор Т.Палий ак обретени аушская Патент", г. Ужгород, ул,Гагарина, 10 Заказ 204 Тираж ВНИИПИ Госзр венного комитета по 113035, Москва, ЖПроизнодствс чно нздагельский комбидписноеи открытиям при ГКНТ ССС4/5