Дискретный фазовращатель

220064 ОПИСАН И ЕИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциелистическик Респтблик Зависимое от авт. свидетельствал. 21 е, 36,0 Заявлено ОЗ.Х.1968 (ЛЪ 127252926-9 рисоедицецием заявкиМПК С Ог 25/00 Приоритет Комитет по делом изобретений и открыти при Совете Министров СССРОпубликовано 08 Х.1970. БюллетеньДата опубликования описания 13 Х 111.197 Авторыизобретени А, П. Земляков, В. Н. Покопцева и В. Е. Боб Заявнтел НЫЙ ФАЗОВРАЩАТЕЛ И Изобрстеццс относится к области радиоэлектроники и предназна чено для дискретного изменения фазы сигнала в радиоэлектронных устройствах автоматики, измерительной те;- ники, радионавигации.5Известны фазовращатели дискретного типа, содержащие делители частоты, коммутатор, устройство управления и логические схемы И и ИЛИ.Действие указанных фазовращателей осно вано на принципе переключения нескольких импульсных последовательностей, сдвинутых по фазе друг относительно друга на требуемый дискрет изменения фазы. При необходимости получения малого дискрета изменения 15 фазы приходится увеличивать число переключаемых последовательностей, что приводит к усложнсншо устройств формирования сдвинутых последовательностей, коммутирующих устройств и, следовательно, всего устроиства, 20В предлагаемом фазовращателе заранее не формируется весь набор переключаемых последовательностей. Формирование второй последовательности происходит только лишь при поступлении команды ца измененце фазы 25 сигнала ца дискрет в ту илп иную сторону, что уменьшает число коммутируемых временных последовательностей, сокращает число элементов коммутатора, уменьшает размеры всего устройства, что, в свою очередь, новы- ЗО шает надежность. Это достигается олагодаря следующим функциональным связям,1. Выходы делителей частоты через логические схемы И. соединены со входами схемы ИЛИ, выход которой является выходом фазовраи 1 ателя. Вторые гходы этих схем 11: подключены к выходам переключающего трш гера, соединенным также со входами схегп 11, включенных в цепи синхронизации одного делителя частоты.дрт гим.2) Вторые входы последних из упомянутых схем 11 соединены попарно с соответствующими сццхронизирующими выходами устройства управления. При этом счетный вход переключающего триггера соединен с переключающим выходом устройства управления, а выход синхронизации устройства управления соединен с выходом одного из аркадов лцтеля частоты, вырабатывающего сигнал, соответствукхщцй требуемому фазовому сдвигу.Иа фиг. 1 дана блок-схема фазовращателя; на фиг. 2 - функциональная схема реализации фазовращателя, где 1 - устройство управления; 2, 3 - выходы устройства управления, с которых поступает сигнал разрешения синхронизации; 4 - выход устройства управления, с которого выдается сигнал переключения; 5 - переключающий триггер; 6, 7 - логические схемы И; 8, 9 - делители частоты; 10 - выходная погическая схемаИЛИ; 11, 12 - логические схемы И, включенные в цепи синхронизации делителей, обеспечивающие отставание фазы синхронизируемого делителя на однц дискрет; 13, 14 - логические схемы И, включенные в цепи синхронизации делителей, обеспечивающие опережение по фазе синхронизируемого делителя на один дискрет по сравнению с сцпхроцц 31 гр 1 юццм; 15 - триггер) фиксиру 1 ощиц цр- ход импульса команды; 16 - логическая схема И; 17 - триггер синхронизации сигнала переключения импульсцых последовательностей.При отсутствии команд на изменение фазы сигнала устройство управления 1 не формирует импульсов команд ца своих выходах 2, 3, 4. Переключающий триггер 5 находится в одном из двух устойчивых состояний. С одного цз его плеч посупает сигнал на вход соответствующей схемы И (6 цли 7), ца вторые входы этих схем подаются выходные сигналы с делителей соответственно 8 и 9, Выходы схем И 6 и 7 соединены со входами выходной схемы ИЛИ 10, Таким образом, если сигнал с триггера 5 поступает ца вход схемы И 6, па выход 18 фазовращателя поступает выходной сигнал с делителя 8 (слц триггер 5 переброшен в противоположное состояние, то через схему И 7 на выход 18 поступает сигнал с делителя 9). При поступлешш на вход К устройства управления 1 импульса команды на сдвиг фазы сигнала на одц. "дискрет в сторону отставания,. с выхода 2 устройства управления 1 выдается сигнал на синхронизацию одного делителя другим с отставанием фазы его сигнала ца один дискрет.Величин дискрета обычно равна периоду частоты входного сигнала делителей. Оца может быть равна и половине периода входного сигнала, только прц этом в двухтактных делителях первый такт одного делителя является вторым тактом второго и наоборот, а однотактные делители должны иметь входные сигналы, сдвинутые наполовину периода.Сигнал с выхода 2 устройства управления поступает ца входы схем И 11 и 12, включенных в цепи синхронизации делителей. Этц схемы И обеспечивают отставание фазы сигнала синхронизируемого делителя по отношецшо к фазе синхроццзцрующего на один дцскрет. Одновременно на входы тех же схем И цодшотся сигналы с плеч переключающего триггера 5 так что, если сигнал с триггера 5 подан па схему И 6 (И 7) ц па выход фазовращателя подключен выход делителя 8 (9), тот же сигнал подае 1 ся на схемы И 11, 13 (12, 14), включенные в цепи синхронизации делителя 9 (8) сигналами с делителя 8 (9). Таким образом происходит сицхронпзация неподключенного к выходу фазовращателя делителя сигналом второго делителя, подключенного к выходу фазовращателя. По окончании процесса синхронизации сигнал с выхода 2 устройства управления снимается, црц этом цепи синхронизации отключаются, но второй делигель работает с заданной фазой -со сдвигом фазы его сигнала в сторону отставания па один дискрет. С выхода 4 уст 5 ройства управления выдается сигнал на счетньш вход переключа;ощего триггера 5, Триггер перебрасывается. Сигналы, поступающие с триггера 5 на схемы И 6 и 7, меняются на противоположные, и на выход 18 фазовраща теля выдается сигнал с делителя, синхронизация которого с заданной фазой была осуществлена во время поступления сигнала разрешения синхронизации с выхода 2 устройстг:а управления.15 При поступлении следующего импульса команды К процесс повторяется в той ке последовательности, цо роли делителей соответственно меняются, что определяется положением переключающего триггера 5. Таким об разом, при поступлении нескольких импульсов команды К" производится сдвиг фазы выходного сигнала фазовращателя на соответстгующее число дискретов в сторону отставания,При поступлении на вход К устройства уп равления импульса команды на сдвиг фазывыходного сигнала на один дискрет в сторону оперекения с выхода 3 устройства управле- ния выдается сигнал разрешения синхронизации с отставанием на один дискрет. Он по дается на входы схем И 13, 14, включенныхв цепи синхронизации одного делителя другим, обеспечивающие опережение фазы сигнала синхронизируемого делителя на один дискрет по отношению к фазе сигнала сиц хронизирующего делителя. Какой делитель является сцнхроцизируемым, а какой синхронизирующим, определяется положением переключающего триггера 5, При подключении к выходу 18 фазовращателя делителя 9 (8) сиг налом с триггера 5, подаваемым на схему И7 (6), сигнал с триггера 5 подается также на схемы И 12, 14 (11, 13), включенные в цепи сцн. ронизации делителя 8 (9) сигналами с делителя 9 (8); но так как при команде К 45 сигнал разрешения синхронизации подается свыхода 3 устройства управления на схемы И 13, 14, то оказывается включенной только схема И 14 (13), следовательно, включается цепь синхронизации делителя 8 (9) сигна лом делителя 9 (8) с опережением по фазесинхронизируемого делителя по отношению к синхронизирующему на сдцн дискрег. После окончания процесса синхронизации сигнал с выхода 3 устройства управления снимается, и 55 цепи синхронизации отключаются, а на выходе 4 устройства управления появляется сигнал переключения, Он поступает на счетный вход переключающего триггера 5, Триггер 5 пер.брасывается в другое устойчивое состоя пце, ц ца выход фазовращателя поступает сигнал с делителя 8 (9), синхронизация которого сбыла осуществлена во время действия сигнал с выхода 3 устройства управления.При подаче следующих импульсов команды 65 К все операции повторяются в той же по5следовательности, цо роли делителей мсця 1 отся соответственно переключению состоянии переключа 1 ощего триггера 5, фаза выходного сигнала фазовращателя изменяется в сторону опережения фазы и:ходного с;1 г.ала ца число дискрегов, соответствующее числу поступаощих импульсов команды К-.Вкратце принцип работы предлагаемого фазовра 1 цателя заключается в следующем,При поступлении команды на изменение фазы сигнала в сторону отставания или оперекения (К, К-) по отношению к имеющейся ца однц дискрет производится:1) формрование второй периодической последовательности с нужной фазой по отношению к первой - исходной; это осуществляется путем сицхронцзациц второго делителя частоты сигналом первого по цепи синхронизации, обеспеч гвающей нужную фазу;2) откл 1 очение исходной последовательности с выхода фазовращателя и подключение на выход получецнои в результате выполнения оерац 1 и синхронизации периодической последовательности с цзмецеццой в нужную сторону фазой.Очевидно, что прц таком построении фазовращателя число гереключаемых последовательностей равно двум и не зависит от соотношения дискрета изменения фазы сигнала и периода выходного сигнала фазовращателя. Это приводит к упрощению коммутатора. Цепи переключения последовательностей упроцаются еще и потому, что в данном фазовращателе синхронизация момента переключения последовательностей не представляет трудностей. Очевидно, что переключение должно происходить В моме 11 т времени, когда заведомо не возникнет ложных импульсов в ьыходнОм сигнале. Так как максимальный сдвиг фаз двух переключаемых последовательностей в данном случае не может быть больше дискрета, то, следовательно, сигнал па переключение должен подаваться через интервал времени, равный дискрету изменения фазы сигнала после окончания выходного сигнала любого из делителей. Это легко осуществимо, так как такой сигнал можно снять с одного из каскадов делителя или получить цз комбинации сигналов нескольких каскадов. Условие отсутствия ложных сигналов цри переключении последовательностей накладывает некоторые ограничения на минимальный коэффициент деления делителей (минимальный период выходного сигнала пзвен четырем дискретам изменения фазы). Соответственно при дискрете, равном периоду входного сигнала (такту), минимальный коэффициент деления равен четырем, а при дискрете, равном половине такта, - двум.Прц увеличении коэффициента деления требования к скорости переключения могут быть снижены, но прц этом растет количество необходимого оборудования.На функциональной схеме каждый функциональный узел представляет собой соедине 5 10 15 20 25 30 35 40 45 50 55 60 б 5 6ние диодцой логцчсской схемы с восемью входами с усилителем ца транзисторе. Такой функццо;:альный узел реализует логическу 1 о функцшо И - НЕ для единичных сигналов и функцию ИЛИ - НЕ для цулевь 1 х сигналов.Делители 8 и 9 в данном случае выполнены в виде двухтактных репстров сдвига. На гход 19 фазовращателя подаются два им пульсных напряжений (1 и 11 такты) заданной частоты. Длительность выходных импульсо 1. делителей, функции формирования которы., выполняют логические схемы И б и 7, равна половине такта (одному дискрсту).Выходные импульсные сигналы устройства управления, соответствующие командам К-, К - , выдаваемые с выходов 2, 3 ца логические схемы И 11, 12, 13, 14 в цепях синхронизации одного делителя другим, дополнительно не формируются. Сигналы с выходов 2, 3 имеют временные параметры, соответствующие временным параметрам поступающих на входы К+, К- импульсов команд. Поэтому в течение времени действия импульса поступающей команды включается соответствчощая цепь синхронизации одного делителя другим.Кроме того, при поступлении импульса команды опрокидывается триггер 15, после чего единичный сигнал с триггера 15 поступает на схему И 16, на входы которой заведены инвертированные сигналы команд К, К- и сигналы, из которых формируется выходной сигнал делителя 8, После окончания импульсов команд на схеме И 16 формируется импульс, временное положение которого соответствует временному положеншо выходного сигнала делителя 8, Этим сигналом опрокидывается триггер 17. С плеча этого триггера снимается сигнал, сбрасывающий в исходное состояние триггер 15, который теперь готов к приему очередной команды. После опрокидывания триггера 17 сигналом со схемы И 16 он находится в этом состоянии до ближайшего нулевого сигнала, поступающего с одного из плеч триггера выходного каскада делителя 8, которым триггер 17 переводится в исходное состояние. При этом формируется едипичный сигнал, поступающий на счетный вход переключающего триггера 5. Этот триггер опрокидывается и происходит отключение с выхода 18 фазовращателя сигнала синхрони зирующего делителя и подключается выходной сигнал делителя, синхронизация которого была осуществлена во время действия импульса команды. При поступлении последующих импульсов команд все процессы происходят соверше 1 гно аналогично. Общее число элементов в фазовращателе равно 40.Описываемый дискретный фазовращатель н,ост по схеме и надежен в работе. Он обеспечивает дискрет изменения фазы сигнала, равный половине периода входного сигнала.При частоте входного сигнала 5 Мгц дискрет изменения фазы сигнала равен 0,1 лксек. По сравнению с фазовращателем с коммутатором на тех же элементах, имеющим точно такие270064 7же парамстры по входным и выходным сигналам (число переклгочаемых последовательностей равно четырем), данный фазовращатель содержит па 251, меньшее число элементов, соответственно увеличивается его надежность, снижаются вес и размеры. Предлагаемый фазовращатель используется в одной из разработок предприятия. Предмет изобретения Дискретный фазовращатель, содержащий делители частоты, коммутатор на переключающем триггере, устройство управления и логические схемы И и ИЛИ, отличагогцийся тем, что, с целью повышения надежности устройства, выходы делителей частоты 8через схемы И соединены с входами схемыИЛИ, вьход которой является выходом (разовращателя, вторые входы упомянутых схемИ подключены к выходам переключающего5 триггера, соединенным также с входами схемИ, включенных в цен и синхронизации одного делителя частоты другим, вторые входыпоследних из упомянутых схем И соединены попарно с соответствующими синхронизи 10 рующими выходами устровства управления,при этом счетный вход переключающего триггера соединен с переключающим выходомустройства управления, а вход синхронизацииустройства управления соединен с выходом15 одного из каскадов делителя частоты, вырабатывающего сигнал, соответствующий требуемому фазовому сдвигу,, Трутнев ектор слам оскв ипография, пр. Сапуио 1 ираж 480 Подписноезобретеций и открытий при Совете Министров СССР Ж, Раушская аб., д. 415