Устройство для передачи информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 69196 151)з Н 03 М 13/00 1 16 ГОСУДАР СТВ Е ННЫ ЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР МИТЕТОТКР ЫТИ И(71) Сумской филиал Харьковского политехнического института им, В.И. Ленина (72) А.А. Борисенко, Г.С, Володченко, В.А. Соловей, В,А. Леви, Я.П, Рындин, Ю.Е, Улыбин, А.Е, Лысенко и С,И. Майстренко (53) 681.32(088.8)(56) Интерфейс магистральный последовательный системы электронных модулей, ГОСТ 26765.52-87. Общие требования,Авторское свидетельство СССР Я 1388878, кл, 0 06 Г 13/00, 1988.(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИН- ФОРМАЦИИ(57) Изобретение относится к вычислительной технике и технике связи, Его использование в составе сетевых контроллеров для построения локальных сетей передачи информации позволяет повысить быстродействие. Устройство содержит счетчик 2 импульсов, сдвиговой регистр 4, группу 6 элементов И, сумматор 8 по модулю два, узел 9 передачи и узел 10 приема. Благодаря введению узла 1 управления, блока 3 оперативной памяти, коммутатора 5, элемента ИЛИ 7 и источника 11 постоянного кода, в устройстве обеспечивается повторная передача по запросу при наличии ошибок на приемной стороне не всего блока кодовых слов, а лишь тех слов из блока, которые были переданы ошибочно, 1 з.п. ф-лы, 3 ил,1,обэрегэ-е Относлтся к вычислительной технике и технике связи и мокет быть1 с(;Льэавзна В сас Зве сетевых :онт)эоллй)эа" (Гя ГОГэсен 1" )окальных сетей пер 8дач .н:".эмации. 5-; . Оээ.(8)И) - эвышение быстрор, ":и,:,т 3 .:,и;-, , П (; Н НОДВНВ фУН КЦИОНаЛ ЬНаЯс;,); О 1.е;л.;Гаемапэ ст 1 эалства; на фиг, 2- , 18 Лт);ая,. ):ема узла управлени 1, 10на иг, Л - )8(18;ые,:,граммы работыа Э Р.Ы асгОВ-, 1 э(О(ть УсцОства лежит сле,:,;.) и.рав Иии блока информаци- ,:;,. ; а-, (О, лекИх передаче по линилс"и-:а)эяЛен)О формируют наагь.)( Вектаа аа . Исло разрядов котОрога ",Вена ЧИСЛУ И)-а-.;МЭЦ(ОНН(;Х СЛОВ Вло 8, а садеоки 1 О "у каждаГО разряда п 1 эисва: В(От, и)и:,;(1)ео, значение логическойединицы. 1-1 льчие логической единицы воазсяде Вектора ошибок является призна.(О) Г)реда)л саотв 8 тствующего информационнага 8.аза. На приемной стороне 25кон гралируют каждое )лформационноеслово и= Гри)-)(Вемагэ блока на наличиег(и ;,; )1 (.ээхэу(т ОВеНый Вект 01 э Оши6,.к;", з)л:) 8 ".,;:и;"э(эзрядав, п 1 эием э,:кагэ ,ля, Пэре Вю- Ответный векто)эа:ИЛО)( пс п Внии связи В обратном направ)(н:, и, На ;:;р;-аощей стороне принятыйответи й В(ктсг) Ошлбак последовательнаОэ.-;: оя,:;а (лрукэт па модулО два с н-,-,;, д Вй Ь. ака (аг).1 ацианных слав та81;, эбр.;, ;, Гга;)-,-еваче подлежат талька8 :пЭ;:Пя КП ГОПЫ СООГВ 8 ТСТВЧаий раз:Р кэага Вэктааа Ошибэк со,ерхи ; О иОс кО едлн л у,акимб):,.З(,м. Гэостсрно эегедаО)ся только теЛова нз )аа катос-ь 8 Оа)8 были иэиня 50)-.ь) тая,а;, .(ОВ;. ,а 1.,)аа ),э 8),Г)кже ч;:1-,;", 12 (сто,н:яр ;л и ли" Узел 1 управления может быть Вьполнен (фиг, 2) на первом и втором буферных регистрах 14 и 15, счетчике 16 импульсов, блоке 17 постоянной памяти, генераторе 18 тактовых импульсов и элементе 19 задержки, На фиг. 2 обозначены первый-четвертый Входы 20-23 и первый. пятый выходы 24 - 28 узла 1 управления,Коммутатор 5 может быть реализован на двух ключевых элементах, управляемых по отдельности,Узел 9 передачи и узел 10 приема могут быть такими же, .ак в прототипе.На фиг. 3 обозначены следующие сигналы:а - д - микрокоманды на первом - пятом Выходах 24 - 28 узла 1 управления соответст- ВЕННО;е - сигнал на выходе счетчика 2 импульсов;ж - сигнал на первом выходе узла 10 приема,Устройство передачи информации работает следуощим образом.Начало работы устройства определяет источник информации, в качестве которого может быть использована, например, ЗВЛ. Система ожидает команду "Пуск" на входе 23 узла 1 управления, при появлении которой в узел 1 управления записывается командное слово, После дешифрации командного слова узел 1 управления на третьем выходе 26 вырабатывает микрокоманду, по которой происходит запись с шины 12 блока информационных слов в блок 3 оперативной памяти и одновременно во все разряды сдвигового регистра 4 записывается одинаковое содержимое, например логические единицы от источника 11 постоянного кода, Затем узел 1 управления вырабатывает микрокаманды на выходах 24 и 28, По микрокоманде с выхода 24 выход сдвигового регистра 4 через первый выход коммутатора 5 подключается к входу группы б элементов И и блок 3 переходит В режим "Чтение". По микрокоманде с выхода 28 начинается поразрядное Вьпалкивание содержимого сдвиговага ре-истра 4, При этом группа б элементов И при наличии логической единицы на своем втором управляющем) входе пропускает считьваемое из блока 3 информационное слово на входузла 9 передачи. Узел 9 пеоедачи принимает информационное слово из блока 3 по микрокоманде с Выхода 27 узла 1), преобразует и передает в линию 13 связи. Одновременно происходит регенерация содержимого сдвигового регистра 4 и добавляется единица в счетчик 2, Прием информационных слов из блока 3 оперативной памяти прекраща50 55 ется по заполнении счетчика 2 настроенного на число разрядов сдвигового регистра 4,После преобразования и передачи блока информационных слов в линию 13 связи устройство ожидает приема. Далее узел 10 приема принимает из линии 13 связи сформированный на приемной стороне отве. ный вектор ошибок и выдает со своего первого выхода на вход 21 узла 1 управления сигнал, подтверждающий окончание приема. Узел 1 управления вырабатывает микрокоманды на выходах 25 и 28. По микрокоманде с выхода 25 выход сдвигового регистра 4 подключается через второй выход коммутатора 5 к первому входу сумматора 8, второй выход узла 10 приема подключается к Второму входу сумматора 8 по модулю два и разрешается операция суммирования, Микрокоманда с выхода 28 описана выше, Происходит операция суммирования по модулю два соответствующих разрядов начального и Ответного векторов ошибок в сумматоре 8, Резул ьтат суммирован ия (результирующий вектор ошибок) через элемент ИЛИ 7 записывается последовательно В сДвиГОВый реГистр 4,Если содержимое сдвигового регистра 4 после суммирования представляет собой нули во всех разрядах, что соответствует отсутствию ошибок в переданных словах, то цикл передачи заканчивается. Если котя бы в одном разряде ссть логическая единица, то цикл передачи продолжается,вьрабать- ВзютсЯ микрокомзнДы на ВыхоДах 24 и 28 и далее -роисходи- кзк описано выше,.Например, необходимо передать бок из 1 б информационных 1 б-разрядных слов. Начальный Вектор ошибок имеет вид 1111111111111111. При приеме обнгружены ошибки В 5, 8 и 13 информационньх словах. Ответный вектор ошибок имеет вид 1111011011110111, На передающей стороне после приема ответного вектора ошибок и поразрядного суммирования с начальным вектором ошибок получается резуль; ирующий вектор ошибок В виде, 11111111111111111110110111101110000100100001000 Таким образом, при повторной передаче будут переданы только 5, 8 и 13 информационные слова, для которь,х соответствующие разряды результирующего вектора ошибок сохранили первоначальное содержимое, т.е. логические единицы.Тем самым исключается необходимость в повторной передаче всех кодовых слов блока, благодаря чему и повышается быстродействие устройства. г ) 10 15 20 5 30 35 Формула изпбреи 1 я 1, Устройство для передач информа. ции, содержащее узел передачи. Выход которого обьеди не н с и нсОрм зцион ным входом узла приема и подклкэчен к линии связи, сумматор по модулю двз, сдяиговый реглстр, счетчик импульсов и группу элементов И, отл и ч а ю щ ее ся тем, что, с целью повышения быстродействия, в устролство введены блок оперативной памя 1 и, источник постоянного кода, коммутатор, элемент ИЛИ и узел управления, первые входы которого обьединены с соответствующими информационными входами блока оперативной памяти и подключены к шине источника информации, выходы блока оперативной памяти подключены к первым входам группы элементов И, выходы которой соединены с информационными входами узла передачи, первый и второй выходы узла приема подключены соответственно к второму входу узла управления и первому входу сумматора по модулю два, выход которого соединен с первым входом эемента ИЛИ, выход которого подключен к информационному входу сдвигового регистра, выходы источника постоянного кода соединены с установочными входами сдвигового регистра. выход которого подключен к информационному входу коммутатора, первый выход коорого соединен с вторыми Входами группы элементов И и элемента ИЛИ и входом счетчика импульсов. Выход котОООГО под ключен к третьему Входу узла управления, первый Выход которого соединен с вхедом разрешения чтения блока оперативной памяти и первым упрзвляощим входом коммутатора, ВТОООЙ Выход которОГО подклочен к второму входу сумматора по модулю два. второй выход узга управления соединен с втооым управляющим входом коммутатора и прэвляющим входом,зла приема, третий вьход узла управления подключен к входам разрешения записи блока оперативной памяти и сдвигового регистра, четвертый и пятый выходы узла управления соединены соотсетственно с управляющим входом узла передачи и тактовым входом сдвигового регистра, четвертый вход узла управления подключен к шине источника информации.2,Чстроиство поп,1, отлича ющеес я тем, что узел управления содержит первый и второй буферные Оегистры, счетчик импульсов, блок пОстОЯннОЙ пзмЯти, Генератор тактовых импульсов и элемент задержки, информационнье входы первого буферного регистра являются первыми входами узла, выходы первого буферного регистра соединены с установочными входами счетчика импульсов, вход разрешения ивход запрета генератора тактовых импульсов являются соответственно вторым и третьим входами узла, выход генератора тактовых импульсов непосредственно ч через элемент задержки подключен сг тветственно к счетному входу счетчика импульсов и управляющему входу второго буферного регистра, выходы счетчика иллпульсов соединены с адресными входами блока постоянной памяти, управляющий вход которого обьединен с управляющими входами первого буферного регистра и генератора тактовых импульсов и является 5 четвертым входом узла, выходы блока постоянной памяти подключены к информационным входам второго буферного регистра, первый - пятый выходы которого являются одноименными выходами узла.