Цифровой синтезатор частот

ОПИСАНИЕ ИЗОБРЕТЕН д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ она синте высоких етенияируемыхастот.одержит прео тот, выхопорныйзации усжитель 9шину 11 интезасзи ную ши нипули 13 Фаз Постав 9.09 радиов циА-.ь изобеденив, 1 входную шину 11 кты, входную шинуФазоманипулированблоков 13 Аазовогкоторых содержит Авесового коэФФициетор-вычитатель 15,да установки часто 2 кода Аормированияного сигнала, К ссдвига, каядый изормирователь 14нта сдвига, суммаи И регистров 16,. ос, ОО При затора одновр точек колеба цип действия циАрово частот по Фиг.1 осно менном Формировании тсчета Аазы синтезир ия дискретно сдвинут ельно друга на опред ну с последующим выб точек отсчета Аазы в го синтван на о уемогох другеленную относи величи данных ом кодовопредеАиксироолучения еннои последовательностианные моменты времени для ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56),Иишов С.Я., Станков В.С .,Сухотин С.С. Прямые циАровые сторы частот, "Техника средствсерия ТРС, вып.9, 1983, с66 Авторское свидетельство СССВ 1517016 кл, С 06 Е 1/02, 0(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТО(57) Изобретение относится ктехнике и может использоватьсяровых синтезаторах частот. Цел Изобретение относится к радиотехнике и может использоваться в циАровых синтезаторах частот, основанных на вычислении выборок синусоицы.Цель изобретения - расширение диапазона синтезируемых колебаний в сторону высоких частот.На чертеже представлена структурная электрическая схема предлагаемого устройства.ЦиАровой синтезатор частот содержит накопитель 1 кода, блок 2 памяти амплитуд, циАроаналоговый преобразователь (ЦАП) 3, Фильтр нижних частот (ФНЧ) 4, выходную шину 5 устройства, опорный генератор (ОГ) 6, блок синхронизации устройства (БС) 7, коммутатор 8, умножитель 9, И сумматоров 10, - расширение диапазколебаний в сторонуЦиАровой синтезатор частотнакопитель 1 кода, блок 2мплитуд, циАроаналоговыйтель 3, Аильтр 4 низких часодную шину 5 устройства,генератор 6, блок 7 синхронитройства, коммутатор 8, умноИ сумматоров 10, входнуюкода установки частоты, вход 12 кода Аормирования Аазомаванного сигнала, Мблокового сдвига, И регистров 16.иная цель достигается за счет,И регистров и Исуммато 1689937требуемой Аормы выходного синтеэируемого колебания.Синтезатор частот работает следуюцим образом.5На шине 11 кода установки частоты устанавливается кодированное значение сиптеэируемой частоты К (код установки частоты), Это число поступает на вход умножителя 9 кодов, на выходе которого Аормируется код числа, равный КфЫ, где М - число каналов устройства. При числе каналов, равном 211 (п=1,2,3), умножитель 9 кода представляет собой регистр сдвига, который выполняет операцию сдвига кода К на и разрядов в сторону увеличения кода. Накопитель 1 кода с тактовой частотой Г=Г /И, где 1 о частота опорного генератора 6, накал-" 20 ливает код К И, в результате чего на его выходе в каждый тактовый момент времени т=Тт=У т х=0,1,2,3 - целые числа, Аормируется код числа, которое пропорционально Аазе синтезнруемого колебания. Код К установки частоты одновременно поступает на входы Аормирователей 14 весового коэффициента сдвига И"1 блоков 13 Аазового сдвига, Формирователь 14 ве"- сового коэфйициента сдвига выполняет операцию умножению кода К установки частоты на постоянный коэААициент, равньй номеру блока Аазового сдвига, в результате чего ня его выходе об 35 разуются коды чисел, равные, по каждому каналу соответственно, К,2 К, (И)К, которые в сумматорахвычитателях 16 добавляются к выходному коду фазы накопителя 1 кодов. Таким образом, на выходе блоков 13 Фазового сдвига в тактовые моменты времени ст. Аормируются Мкодов чисел, пропорциональных Аазе синтеэируемого колебания, но смещенных относительно выходного кода накопителя 1 соответственно на К,2 К, (И)К. Выход накопителя 1 кодов и выходы 8-1 блоков 13 Ааэового сдвига подключены к инАормационным входам регистров 16. Регистры 16 по тактовым импульсам с частотой =Г /И переписывают информацию с входя на выход и далее на вторые входы соответствующих фязосдвигяющих сумма-,55 торов 10. На выходах этих сумматоров каждьй тактовый момент времени Ь 1. формируются И кодов чисел, пропорциональных Аазе синтезируемого колебания с учетом сдвига Аазы , задан.-;: го кодом Аормировяния фаэоманипулир:ванного сигнала, поступающего на пе,:вше входы фазосдвигающих сумматоров 10 с управляющей шины 12 кода формирования Аазоманипулированного сигнала, С выходов сумматоров 10 коды поступа - ют на соответствующие инАормационные входы коммутатора 8 из И в один.Коммутатор 8 с частотой синхрони- зации Го в последовательности, задаваемой блоком 7 синхронизации, пропускает на выход входные коды таким образом, что за время Тт=И Т (время одного такта работы накопителя 1) на его выходе Аормируется последовательность кодов чисел, соответствующая Аазовым точкам синтезируемого колебания: О+Ч, .К+Цр 2 К+у (М 1)К+ в первый такт работы накопителя, Ык+Ц, (И+1)К+Ц, Р+2)К+4(2 М)К+ +Ц во второи такту ЛЬК+Я, (2 И+1).К+4, (ЗИ)К+Ц- в третий такт и т.д т,е. ня выходе коммутатора 8 в каждый тактовый момент времениО = ь То, 0, 1, 2,3код фазы выходно" го синтезируемого колебания изменяет-, ся на величину, равную коду частоты К, в то время как на выходе накопителя 1 кода и Аазосдвигающих сумматоров 10 информация меняется ня величину ЫК и только к моменту времени 1.= 1 Т., Т-=Т,И . Таким образом тактовая частота работы накопителя кода 1 синтезатора по Аиг,1 и устройства- прототипа одинакова, а Аазосдвигяющих сумматоров 10 - в Ы раз ниже тактовой частоты работы Аязосдвигяющего сумматора устройства-прототипа,.С коммутатора 8 код числа, пропорциональньй Ааэе синтеэируемого колебания, поступает на блок 2 памяти амплитуд, Блок 2 памяти амплитуд представляет собой Аазо-синусный преобразователь и осуществляет переход от отсчетов кода Аазы к отсчетам кода амплитуды синтезируемого колебания, который преобразуется в аналоговую величину, т.е. в напряжение, соответствующее входным кодам, в циАроаналоговом преобразователе (ЦАП) 3. Ступенчатьй сигнал с выхода 1 АЛ 3 сглаживается фильтром 4.В устройстве-прототипе в Ы раэ снижается тактовая частота работы накопителя кодов т относительно частоты синхронизации всего устройства 10, При этом быстродействие99376 1 ь 8 устройства определяется быстродейст" вием блоков фазового сдвига и фазосдвигающего сумматора, потому что время, отводимое блоком фазового сдвига для формирования выходного кода, неодинаково по каналам, определяется периодом импульсов синхронизации устройства и порядковым номером блока фазового сдвига и изменяется от Т для первого блока фазового сдвига) до И) Т (для Иблока фазового сдвига). Вре я, отводимое для срабатывания фазосдвигающего сумматора, также определяется периодом импульсов синхронизации То.Введение регистров позволяет снизить требования к быстродействию блоков фазового сдвига, так как время формирования кодов в каналах становится одинаковым и равным периоду тактовых импульсов работы накопителя кодов Т. =МТо, т.е. увеличивается в И раэ по сравнению с устройством- прототипом.Введение сумматоров, включенных перед коммутатором, увеличивает допустимое время срабатывания этих устройств в И раз, т.е. время срабатывания фазосдвигающих сумматоров увеличивается до одного периода тактовой частоты работы накопителя кодов Х = =ХТс, - в М раз по сравнению с устройством-прототипом. Формула изобретения Цифровой синтезатор частот, содер. - жащий накопитель кодов, первый сумматор, блок памяти амплитуд, опорный генератор, блок синхронизации, Ы5 10 15 20 25 30 35 40 блоков фазового сдвига, где И - чис.,каналов синтезатора, умножителько:мутатор, причем вход кода фазоманипулированного сигнала синтезатора подключен к первому входу первого сумматора,. вход кода установки частотысинтезатора подключен к входу умножителя и к входам кода установки частоты 1 чблоков фазового сдвига, выходумножителя подключен к входу накопителя кодов выход которого подключенк входам кода фазы Мблоков фазового сдвига, выход опорного генератораподключен к входу блока синхронизации, первый выход которого подключенк входу синхронизации накопителя кодов, группа выходов блока синхронизации подключена к управляющим входамкоммутатора, выход блока памяти амплитуд подключен к выходу синтезатора,о т л и ч а ю щ и й с я тем, что,с целью расширения диапазона синтезируемых колебаний в сторону высокихчастот, в него введены И регистрови Исумматоров, первые входы которых объединены и подключены к входукода фазоманипулированного сигнала,вход первого регистра подключен к выходу накопителя кодов, входы регистров с второго по И-ый подключенык соответствующим выходам Мблоковфазового .сдвига, выходы регистров с1-го по М-ый подключены к вторым входам соответствующих сумматоров, выходы которых подключены к соответствующим информационным входам коммутатора,выход которого подключен к входу блока памяти амплитуд, входы синхронизации регистров подключены к первомувыходу блока синхронизации,1689937 Составитель С.Курошр Г.Федотов Техред М,Моргетал Корректор И,Муска Ре и ГКНТ СССР 11. оизводственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина,.3 аказ 3814 ТиражВНИИПИ Государственного к113035, М омитета п осквэ, ЖПодписнозобретениям иРачшская наб крыт ия д, 4/5