Устройство цифровой фазовой автоподстройки частоты

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 8ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСНОМУ СВИДЕТЕЛЬСТВУ(71) Новгородский политехнический институт(56) 1. Авторское свидетельство СССР 9651446, кл. Н 03 . 7/00, 1976,2, Йахгильдян В.В. и др. Системы фазовой автоподстройки частоты с элементами дискретизации. М., "Связь", 1979, с 152, рис.4.29 (прототип). (54)(57) УСТРОЙСТВО ЦИФРОВОЙ ФАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ, содержащее соединенные последовательно опорный генератор, блок добавления-вычитания импульсов, делитель частоты, цифровой фазовый детектор, другой вход которого является сигнальным входом устройства цифровой фазовой автоподстройки частоты, цифровой интегратор, вход опорной частоты которого подключен к опорному генератору, и сумматор, выходы которого подключены к дополнительным входам блока добавления-вычитания импульсов, а также блок усреднения, входы которого подключены к выходам цифрового фазового детектора. при этом блок усреднения выполнен в виде реверсивного счетчика, входы которого являются входами блока усреднения, первого ивторого Т-тригге,ров, первого и второго элементов,И, Э-вход первого Т-триггера подключен к первому выходу реверсивного счетчика, выход первого Т-триггера подключен к одному входу первого элемента И, другой вход которого соединен с К - входом второго Т-триггера и одним.ЯО, 1125248 А входом блока усреднения. 3 -вход второго Т-триггера подключен к второму выходу реверсивного счетчика, выход второго Т-триггера подключен к одному входу второго элемента И, другой вход которого соединен с К-входом первого Т-триггера и другим входом блока усреднения, о т л и ч а ю щ е е с я тем, что, с целью уменьшения времени вхождения в синхронизм, между выходами Т-триггеров блока усрецнения и вторыми входами сумматора включены третий и четвертый элементы И, вторые входы которых объединены, междувыходами первого и второго элементовО И блока усреднения и объединенными вторыми входами третьего и четвертого элементов И включены последовательно элемент ИЛИ и формирователь по- С следовательности импульсов, выполненный в виде последовательно соединен- Я . ных пятого элемента И, вход которого является входом формирователя последовательности импульсов, счетчика, вход сброса которого является входом обнуления устройства цифровой фазовой автоподстройки частоты и преобразователя кодов в число импульсов, выход которого является выходом формирователя последовательности импульсов, при этом неинверсные выходы всех регистров счетчика, кроме старшего, соединены с управляющими входами преобразователя ф кода в число импульсов, инверсный выход старшего разряда счетчика соединен с вторым входом пятого элемента И, установочный вход преобразователя кода в число импульсов соединен с входом формирователя после" довательности импульсов, при этомвыход опорного генератора подключенк опорному входу преобразователя 1125748кода в число импульсов формирователя последовательности импульсов.1Изобретение относится к радиотехнике, а именно к устройствам синхронизации с цифровой фазовой автоподстройкой частоты, применяемым в аппаратуре связи, радионавигации и дру гих радиотехнических системах.Известен дискретный синхронизатор, представляющий собой устройство цифровой автоподстройкичастоты, содержащее задающий генератор, схему0 добавления-вычитания, управляемый делитель, схему выделения фазовых искажений, входное устройство, реверсивный счетчик, схему записи единиц с двумя выходами, схему авто - 15 сброса единиц, анализатор, сумматоры кольцевой регистр добавления и кольцевой регистр вычитания Г 13.Недостатком этого устройства является большое время вхождения 20 в синхронизм вследствие ряда причин. Аналчзатор этого устройства позволяет обеспечить первоначальный ввод в синхронизм лишь по частоте путем измерения входной частоты и после дующей подстройки управляемого делителя. Поскольку измерение частоты входного сигнала производится заполнением временного интервала входной частоты измерительными импульсами 30 задающего генератора, то при малом соотношении сигнал/шум достаточно трудно достичь точности анализа даже при многократном измерении, Ввод в синхронизм по фазе осуществляется известным способом.Наиболее близким к изобретению по технической сущности является устройство цифровой фазовой авто- подстройки частоты содержащее соединение последовательно опорный генератор, блок добавления-вычитания импульсов, делитель частоты, цифровой фазовый детектор, другой, вход которого является сигнальным входом уст ройства цифровой фазовой автоподстрой" ки частоты, цифровой интегратор, вход опорной частоты которого подключен к опорному генератору, и сумматор,1выходы которого подключены к дополнительным входам блока добавления-вычитания импульсов, а также блок усредусреднения, входы которого подключены квьмодам цифрового фазового детектора, при этом блок усреднения выполнен в виде реверсивного счетчика, входы которого являются входами блока усреднения, первого и второго Т-триггеров, первого и второго элементов И, 3 -вход первого Т-триггера подключен к первому выходу реверсивного счетчика, вход первого Т-триггера подключен к одному входу первого элемента И, другой вход которого соединен с К-входом второго Т-триггера и одним входом блока усреднения. 3 -вход второго Т-триггера подключен к второму выходу реверсивного счетчика, выход второго Т-триггера подключен к одному входу второго элемента И, другой вход которого соединен с К-входом первого Т-триггера и другим входом блока усреднения 2 3.Целью изобретения является уменьше. ние времени вхождения в синхронизм.Поставленная цель достигается тем, что в устройстве цифровой фазовой автоподстройки частоты, содержащем соединенные последовательно опорный генератор, блок добавления-вычитания импульсов, делитель, частоты, цифровой фазовый детектор, другой вход которого является сигнальным входом устрочства цифровой фазовой автоподстройки частоты, цифровой интегратор, вход опорной частоты которого подключен к опорному генератору, и сумматор, выходы которого подключены к дополнительным входам блока добавления-вычитания импульсов,а также блок усреднения, входы которого подключены к выходам цифрового фазового детектора, при этом блок усреднения выполнен в виде 1 еверсивного счетчика, входы которого являются входами блока усреднения, первого и второго Т-триггеров первого и второго элементов И, 3 -вход перво" гоТ-триггера полключен к первомуз 11257 вьмоду реверсивного счетчика, выход первого Т-триггера подключен к одному входу первого элемента И, другой вход которого соединен с К-входом второго Т-триггера и одним входом блока усреднения. 3 -вход второгоТ-триггера подключен к второму выходу реверсивного счетчика, выход второго Т-триггера подключен к одному входу второго элемента И, дру- О гой вход которого соединен с Квходом первого Т-триггера и другим входом блока усреднения, между выходами Т-триггеров блока усреднения и вторыми входами сумматора включены 5 третий и четвертый элементы И, вторые входы которых объединены, между выходами первого н второго элементов И блока усреднения и объединен. ными вторыми входами третьего и .чет О вертого элементов И включены последовательно элемент ИЛИ и формирователь последовательности импульсов, выполненный в виде последовательно соединенных пятого элемента И, 25 вход которого является входом формирователя последовательности импульсов счетчика, вход сброса которого является входом обнуления устройства цифровой фазовой автоподстройки частоты, и преобразователя кода в .число импульсов, выход которого является выходом формирователя последовательности импульсов, при этом инверсные выходы всех регистров счетчи З 5 ка, кроме старшего, соединены с управляющими входами преобразователя кода в число импульсов, инверсный вькод старшего разряда счетчика соединен с вторым входом пятого элемен О та И, установочный вход преобразователя кода в число импульсов соединен с входом формирователя последовательности импульсов, при этом выход опорного генератора подключен к опорному входу преобразователя кода в число импульсов формирователя последовательности импульсов.На чертеже представлена структурная электрическая схема устройст О ва цифровой фазовой автоподстройки частоты.Устройство содержит цифровой фазовый детектор 1, блок 2 усреднения, который выполнен в виде ревер55 сивного счетчика 3, первого 4 и второго 5 Т-триггеров, первого 6 и вто рого 7 элементов И, третий 8 и чет- . 48 4вертый 9 элементы И, элемент ИЛИ 10,формирователь 11 последовательностиимпульсов, сумматор 12, цифровойинтегратор 13, опорный генератор14, блок 15 добавления-вычитанияимпульсов, делитель 16 частоты, сигнальный вход 17 и вход 18 обнуления устройства цифровой фазовойавтоподстройки частоты.Формирователь 11 последовательностиимпульсов содержит пятый элемент И 19,счетчик 20 и преобразователь 21 кодав число импульсов.Устройство работает следующим образом,В режиме синхронизма входной сигналпоступает с сигнального входа 17 навход цифрового фазового детектора 1,на второй вход которого поступаетвькодной сигнал делителя 16 частоты(выходной сигнал цифрового подстраиваемого генератора, образованногопоследовательным соединением опорногогенератора 14, блока 15 добавлениявычитания импульсов и делителя 16частоты),Сигналы рассогласования с выходовцифрового фазового детектора 1 поступают на входы цифрового интегратора13 и реверсивного счетчика 3 блока2 усреднения, а сигналы с вькодовТ-триггеров 4 или 5 через элементы И8 или 9 - на входы сумматора 12, надругие входы которого поступает импульс. с выхода цифрового интегратора 13. Суммарные последовательностиимпульсов с ьыходов сумматора 12поступают на входы добавления.и вычитания импульсов блока 15 добавления-вычитания импульсов в зависимости от знака частотного рассогласования входного и выходного сигналовна входе цифрового фазбвого детектора 1, В блоке 15 добавления-вычитания импульсов осуществляется исключение или добавление одного импульса в последовательность импульсов,поступающих от опорного генератора 14Таким образом, на каждый импульсс одного или другого вькода сумматора 12 вькодной сигнал делителя 16.частоты сдвигается на дискрет фазы, йь с соответствующим знаком в сторону уменьшения начального рассогласования.В режиме ввода в синхронизм выходными сигналами цифрового интегратора13 можно в первом приближении пренебВ 1125 г 48речь в силу его большой постояннойвремени. Импульсы переполнения блока2 усреднения с выходов элементов И, 6 и 7 поступают на входы элементаИЛИ 10 и далее на вход Формирователя 11 последовательности импульсов.с р+т /2 т ./ , ,1 2 Ф Т, 4 д формирователь последовательностиимпульсов работает следующим обра 1 Озом.Импульсы с выхода пятого элемента И 19 поступают на счетчик 20,который имеет коэАфициент счета"М" и далее на преобразователь 2115кода в число импульсов, Сигнал с инверсного выхода счетчика 20 формирователя 11 последовательностей импульсов разрешает прохождение импульсовс входа пятого элемента И 19 на20счетный вход счетчика 20 через элемент И 19Каждый из этих импульсовпереключает счетчик 20, который управляет работой преобразователя 21кода в число импульсов так, чтобы25на первый импульс на выходе Аормирователя 11 .последовательности импульсов Аормировалось М импульсов,на второй импульс й/2 импульсови т.д. При включении И+1 разрядасчетчика 20 его инверсныи выход закры Он .30вает пятый элемент И 19, и переключение счетчика 20 прекращается,Теперь на выходе Аормирователя 11последовательности импульсов Аормируется импульс при поступлении 35на вход одного импульса. Таким образом, на каждый импульс переполнения блока 2 усреднения Аормируется последовательность импульсов с количествам импульсов в 2 раза меньше, 40чем предыдущие, и это продолжаетсядо тех пор, пока количество импульсов в выходной последовательностиформирователя 11 последовательностиимпульсов не станет равным единице. 45Затеи в синхронизм входит петля слежения по частоте, включающая цифровой интегратор 13,Число импульсов, Формируемых навыходе Аормирователя 11 последовательности импульсов на первый сигнал переполнения блока 2 усредненияобеспечивает сдвиг выходной последовательности делителя 16 частотына Т 4, т,е. У где То - период выходной последова тельности делителя 16 частоты,И - дискрет Аазы.При отсутствии помех на входе устройства цифровой Аазовой автоподтройки частоты сокращение времени вхождения в синхронйзм определяется аналитически. Поскольку априорное фазовое рассогласование является случай ной величиной, равномерно распределенной на интервале (О;Т/2), то среднее значение фазового рассогласования равно Для устранения такой расстройкн необходимо подать на вход циАро. - вого подстраиваемого генератора (на вход блока 15 добавления-вычитания импульсов) К импульсов, каждый из которых обеспечивает сдвиг фазы выходного сигнала цифрового подстраиваемого генератора на д 1. Это количество импульсов равно г,е. совпадает с числом импульсов, определяемых Формулой (1).В устройстве цифровой Аазовой автоподстройки частоты Аормирователь 11 последовательности импульсов позволяет обеспечить сдвиг фазы выходного сигнала цифрового подстраиваемого генератора на каждый импульс переполнения на выходе блока 2 ус-, реднения сначала на Т 4/4, затем на Т /8 и далее до д 1 . Таким образом, оФункциональную зависимость числа импульсов, поступающих на вход циА- рового подстраиваемого генератора, можно выразить следующим образом,Как следует из Аормулы (4), число импульсов К такое, которое необходимо для устранения максимальной первоначальной Вазовой расстройки, равной Т/2, т.е. число импульсов К не зависит от величины перво начальной .Фазовой расстройки.1125748 Сокращение времени вхожденияв синхронизм определяется следующимобразом:.К, Т (1 д 1кВог ГР д)5Например, при Т =10 мкс, л = 10 мксэто значение равно 27,Исследование методом цифровогомоделирования на ЭВМ устройства в условиях помех, например, при отношении сигнал/шум, равном 1/З,и параметрах устройства, грнведенных выше,дает величину сокращения времени вхождения в синхронизм более 15 раз.Базовый объект (цифровой приемоиндикатор импульсно-Фазовых радионавигационных систем) производит Составитель В. Сафонодактор И. Николайчук Техред М.Кузьма ректор М. Макс ец 861комитета СССРоткрытийушская наб., д писно Ужгород, ул. Проектная, 4 П "Патент Заказ 8556/43 Тира ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Раоценку Фазы высокочастотного заполнения радиоимпульсов импульсно-Фазовыхрадионавигационных систем (ИФРНС).При эксплуатации приемоиндикатора наборту самолета предъявляются высокиетребования по времени готовностиустройства к работе. Применение устройства цифровой фазовой автоподстройки частоты позво ляет значительно повысить эксплуатационные характеристики приемоиндикатора ИФРНС за счет уменьшения времени вхождения в синхронизм. Тотже положительный эффект достигаетсяи в других системах, использующихтакое устройство цифровой Фазовойавтоподстройки частоты,