Перестраиваемый шифратор

СОЮЗ СОВЕТСНИХСФВЮЮФЕСИИЖ М 7/22 51) СУДАРСТВЕННЫЙ НОМИТЕТ 0 ИЗОБРЕТЕНИЯМ И ОТНРЫТИ ПРИ ГКНТ СССР МИй 3 1 ЮЮ.БИБЛИ ЗОБРЕТЕНИЯ С ДЕТЕЛЬСТВУ К АВТОРСКОМУ томаи У .19(57) Изобретение относится к атике и вычислительной техникеможет быть использовано в цифрвычислительных системах. Пельретения - повьппение достоверношифратора. Шифратор содержит элты ИЛИ 1-8, элементы 9-12 равиности, элемент И-НЕ 13, элеменИ 14-18, сумматоры 19-22 по модва и триггеры 23, 24. 1 ил.Изобретение относится к автоматике и вычислительной технике н может бьггь использовано в цифровых вычислительных системах.5Цель изобретения - повышение достоверности шифратора.На чертеже изображена Функциональная схема шифратора.Перестраиваемый шифратор содержит элементы ИЛИ 1-8, элементы 9-1 2 равнозначности, элемент И-НЕ 1 3, элементы И 14-18, сумматоры 19-22 по модулю два, триггеры 23 и 24, первую и вторую группы 25 и 26 информационных вы ходов, контрольный выход 27, информационные и управляющие входы 28-31 .Шифратор работает следующим образом.В зависимости от комбинации управ ляющих сигналов на соответствующих входах шифратора возможны три режима работы: одноканальный, двухканальный, тестовый режим самопроверки).Рассмотрим работу в одноканальном 25 режиме, Сигналом управления эквива./ лентным логической единице, по входу 29 триггеры 23 и 24 устанавливаются в исходное состояние. Затем сигналом управления, эквивалентным логической единице, по входу 30 триггер 23 переводится в единичное состояние, Иифратор подготовлен для работы в первом ежиме.Пусть теперь, к примеру, на входфратора поступил сигнал, соответстующий двоичному коду 0001, в этом случае через элементы ИЛИ 1 и 2 на соответствующий выход в первой группе 25 информационных выходов, на 40 вход элемента 12 равнозначности и на вход сумматора 22 по модулю два Поступит сигнал логической единицы. На другой вход сумматора 22 поступает сигнал логического нуля с инверс ного выхода триггера 23, находящего-, ся в единичном состоянии. С выхода сумматора 22 по модулю два сигнал логической единицы поступает на соответствующий вход элемента 12 равнозначности и на один из входов элемента И 17, который закрыт по другому входу нулевым потенциалом с прямого выхода триггера 24, Так как на входах элемента 12 равнозначности присутствуют одинаковые сигналы, то на вход элемента И-НЕ 13 поступает сигнал логической единицы с выхода элемента 12 равнозначности. На другие входы элемента И-НЕ 13 также поступают сигналы совпадения, эквивалентные логической единице, с выходов элементов 9-11 равнозначности, так как на их входах сигналы отсутствуют, В этом случае с выхода элемента И-НЕ 13 снимается сигнал логического нуля, который поступает на вход элемента И 18, предварительно подготовленный к открытию сигналом, снимаемым с инверсного выхода триггера 24. Таким образом, на выходах первой группы 25 формируется код 0001, выходы группы 26 отключены, а на выходе 27 сигнал отсутствует, что свидетельствует об отсутствии неисправности,Если, например, возникает неисправность в элементах устройства, приводящая к тому, что на элементы 9-12 сравнения поступает различная информация, то с выхода элемента И-НЕ 13 снимается сигнал логической единицы. С выхода элемента И-НЕ 13 сигнал логической единицы проходит через подготовленный к открытию элемент И 1 8 на выход 27, что свидетельствует о наличии неисправности.При работе в двухканальном режиме код снимается как с выходов первой группы 25, так и с выходов второй группы 26. Для перестройки работы шифратора в двухканальный режим на вход 29 подается сигнал логической единицы и устанавливает триггеры 23 и 24 в исходное состояние, затем сигнал по входу 31 шифратора устанавливает в единичное состояние триггер 24, с его прямого выхода сигнал логической единицы поступает на соответствуюпие входы элементов И 14-1 7, подготавливая их к открытию. Своим инверсным выходом триггер 24 отключает контрольный выход 27. Теперь при наличии сигнала на информационных входах 28. как на выходах первой группы 25, так и на выходах второй группы 26 формируется код 0010.Работа шифратора в режиме самопроверки осуществляется по сигналу "Сброс" на входе 29 устройства: подготавливается к открытию элемент И 18, отключаются выходы второй группы 26 с инверсного выхода триггера 23, сигнал логической единицы поступает на соответствующие входы сумматоров 19-22 по модулю два. Так как на входах 28 сигнал отсутствует, то с выходов сумматоров 19-22 по1384 40 45 50 55 5 1651модулю два на входы элементов 9-12 равнозначности поступает сигнал, инверсный входному, т,е. эквивалентный логической единице.В результате на выходе 27 ожидается сигнал логической единицы, который свидетельствует о исправной работе сумматоров 19-22 по модулю два, элементов 9-12 равнозначности, триггера 23.Таким образом, по сравнению с прототипом обеспечивается повышение достоверности работы шифратора за счет увеличения кратности обнаруживаемых ошибок и сокращение времениФ обнаружения неисправности за счет работы в реальном масштабе времени. Формула изобретения Перестраиваемый шифратор, содержащий первый элемент ИЛИ, первый вход ,которого соединен с первым входом второго элемента ИЛИ и является первым информационным входом шифратора, третий элемент ИЛИ, первый вход кото;рого является вторым информационным входом шифратора, четвертый элемент ИЛИ, первый вход которого соединен с вторым входом второго элемента ИЛИ и является третьим информационным входом шифратора, пятый элемент ИЛИ, рвый вход которого является четвертым информационным входом шиф- ратора, шестой элемент ИЛИ," первый вход которого соединен с вторым входом первого элемента ИЛИ.и является пятым информационным входом шифратора, вторые входы третьего и шестого элементов ИЛИ объединены и являются шестым информационным входом шифратора, второй вход четвертого элемента ИЛИ и третий вход шестого элемента ИЛИ объединены и являются седьмым информационным входбм шифратора, седьмой элемент ИЛИ, выход которого соединен с первым входом первого сумматора по модулю два и восьмой элемент ИЛИ, выход которого является первым выходом первой группы информационных выходов шифратора, о т - л и ч а ю щ и й с я тем, что, с целью повышения достоверности шифратора, в него введены второй, третий и четвертый сумматоры по модулю два, триггеры, элементы равнозначности, элемент И"НЕ и элементы И, выходы пятого, четвертого и второго элемен 5 10 15 20 25 30 35 тов ИЛИ соединены с первыми входамисоответственно второго, третьего ичетвертого сумматоров по модулю два,инверсный выход первого триггера соединен с вторыми входами пеового-четвертого сумматоров по модулю два,выходы которых соединены с первымивходами одноименных элементов И и спервыми входами одноименных элементов равнозначности, выходы которыхсоединены с соответствующими входамиэлемента И-НЕ, выход которого соединен с первым входом пятого элементаИ, выход которого является контрольным выходом шифратора, инверсный ипрямой выходы второго триггера соединены соответственно с вторым входомпятого элемента И и с вторыми входами первого - четвертого элементов И,выходы которых являются соответствующими выходами второй группы информационных выходов шифратора, второйвход первого элемента равнозначностиподключен к выходу восьмого элементаИЛИ, выходы шестого, третьего и первого элементов ИЛИ соединены с вторыми входами соответственно второго,третьего и четвертого элементов равнозначности и являются соответствующими вторыми выходами. первой группыинформационных выходов шифратора,первый вход седьмого элемента ИЛИсоединен с первым входом восьмого элемента ИЛИ и является восьмьм входомшифратора, вторые входы седьмого ивосьмого элементов ИЛИ объединены с третьими входами первого и второгоэлементов ИЛИ и являются девятым входом шифратора, четвертый вход первого элемента ИЛИ, третий вход третьего элемента ИЛИ, четвертый вход второго элемента ИЛИ, и второй вход пятого элемента ИЛИ подключены к третьему входу шестого элемента ИЛИ, пятыйвход первого элемента ИЛИ и четвертый вход третьего элемента ИЛИ подключены к первому входу четвертогоэлемента ИЛИ, четвертый вход шестогоэлемента ИЛИ подключен к первому входу пятого элемента ИЛИ, пятый входвторого элемента ИЛИ и третий входпятого элемента ИЛИ подключены к первому входу шестого элемента ИЛИ, третий вход четвертого элемента ИЛИ подключен к первому входу третьего элемента ИЛИ, четвертые входы четвертого и пятого элементов ИЛИ подключены.к второму входу шестого элемента ИЛИ,1651 384 Составитель Г.БерестевичРедактор С.Пекарь Техред А.Кравчук Корректор Н.Ревская Заказ 1611 Тираж 470 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 ю.Й-входы первого и второго триггеровобъединены и являются первым управляющим входом шифратора, Я-входы первого и второго триггеров являютсясоответственно вторым и третьим .управляющими входами шифратора,1