Синтезатор дискретных частотных сигналов

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИРЕСПУБЛИН 6992 19 (11 51)5 Н 03 К 3 ф . .гВЦДЯОЬ АНИЕ ИЗОБРЕТЕНИЯ юл, Ргосударс венный.Э,А8) системадио, 1978,оника. 972,рия тское р оэлектр КРЕТНЬ СТОТотноситси может к ользовать ОСУДАРСТВЕННЫЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМРИ ГКНТ СССР(54) СИНТЕЗАТОР ДИНЫХ СИГНАЛОВ(57) Изобретениепульсной технике ся в радиотехнике с целью расширения Функциональных возможностей засчет обеспечения Формирования когерентных сигналов, В синтезатор дискретных частотных сигналов вводятсясчетчики 1 и 4 импульсов, квадратурный модулятор 8, элемент ИСКЛЧА 10 ЩЕЕИЛИ 13, генератор 14 несущей часто-.ты и образуются новые Функциональчые связи. Устройство также содержитблоки 2, 5 и 9 памяти, блок 3 умножения, регистры 6 и 10, циФроаналого"вые преобразователи 7 и 11, тактовыйгенератор 12. 1 ил.Изобретение относится к импульсной технике и может использоваться в радиотехнике.Цель изобретения - расширение5 Функциональных возможностей за счет обеспечения возможности Формирования кбгерентных сигналов.На чертеже представлена структурная электрическая схема синтезатора дискретных частотных сигналов.Синтезатор содержит последовательно соединенные первый счетчик 1 им" пульсов, первый блок 2 памяти иблок 3 умножения, вторая группа вхо дов которого соединена с выходами второго счетчика 4 импульсов, последовательно соединенные второй блок 5 памяти, первый регистр 6, первый циФ- роаналоговый преобразователь 7 и 20 квадратурный модулятор 8, последовательно соединенные третий блок 9 памяти, второй регистр 10 и второй циФроаналоговый преобразователь 11, тактовый генератор 12 элемент ИСКЛ 10- 25 ЧА 10 ЩЕЕ ИЗП 1 13 и генератор 14 несущей частоты, выход которого соединен с входом синхронизации квадратурного модулятора 8, второй вход которого соединен с выходом второго циФроаналогового преобразователя 11. Выход тактового генератора 12 соединен с входами синхронизации первого 6 и второго 1 О регистров с входом синхронизации блока 3 умножения и с входом синхронизации второго счетчика 4 импульсов,. соответствующий выход которого соединен с входом синхронизации первого счетчика 1 импульсов. Вхо.ды второго 5 и третьего 9 блоков па-. мяти соединены между собой и с выходами блока 3 умножения, соответ" ствующий выход которого соединен с первым входом элемента ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ 13, выход которого соединен с соответствующим входом третьего бло" ка 9 памяти. Второй вход элемента ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ 13 соединен с соответствующим выходом первого блока 2 памяти. 50Синтезатор работает следующим образом.После включения синтезатора тактовый генератор 12 выдает последовательность импульсов с периодом повторения 5 Т, под действием"которой с выходов второго счетчика 4 импульсов выдает" ся последовательность кодов с интервалом Т, поступающая на вторую группу входов блока 3 умножения и определяющая текущее дискретизированное время ьТ, где х - текущее состояние счетчика 4 импульсовС. выхода счетчика 4 импульсов с периодом ВТ на вход синхронизации первого счетчика 1 импульсов поступает последовательность импульсов, причем коэФФициент деления Ю выбирается исходя из требуемой длительности элемента (дискрета) сигнала, равной Ь Ттаким образом, кодом с выхода счетчика 1 импульсов на интервале времени длительностью Б Т из первого блока 2 памяти выбирается код частоты Я т-го элемента дискретного частотного сигнала, который подается на.первую группу входов блока 3 умножения,По тактовым импульсам, поступающим на вход синхронизации блока 3 умножения с выхода тактового генератора 2, производится перемножение чисел, подаваемых на первую и вторую группы входов блока 3 умножения. Результатом умножения является текущая Фаза, определяемая вьражением9(1. ш) -2 тгде -- - аппаратная константаКт.е, (1 (, и) для любого элемента дискретного частотного сигнала определяется произведением аппаратной константы 2 /К.на дискретное времяи частоту этого элемента Ч . Накопления фазы при переключениях т не происходит, так как устройство не обладает памятью этого сомножителя. В то же время значение 1. циклически, с дискретом по времени Т, изменяется от О до К и не зависит от 1 д, Это приводит к тому, что при любых вариантах переключениявозвращение к прежнему значению 1, означает автоматическое восстановление той Аазы (11(1, ш), которая была бы к текущему времени 1., если бы частота 1 оставалась постоянной.Так, например, если каждый из входов сомножителей блока 3 умноженияшестнадцатиразрядный, то.при коде частоты Ч в 8 разрядов (7 разрядов значащие, 8-й, знаковый, подается на второй вход элемента ИСКЛ 10 ЧА 10 ЯЕ ИЛИ 13) и коде времени 1 в 16 разрядов,1636992 5 10 15 20 25 30 35 40 45 каждый из двух входов сомножителейимеет 16 двоичных разрядов. Съем кода фазы ь, ш) должен производиться с 9 старших разрядов результатапроизведения, Это обеспечивает периодическое формирование Фазы сигналовс дискретом Ц 11= 2/512 на интервалелО; 2 1.После переполнения счетчика 1 импульсов он .устанавливается в нулевоесостояние и иэ первого блока 2 памяти снова считывается код частоты 41,т,е. последовательность кодов 1, 1,из первого блока 2памятй считывается периодически,Последовательность кодов фазы свыхода блока 3 умножения поступаетна два параллельно включенных блока5 и 9 памяти, являющиеся Функциональными преобразователями зхпи соя(,В них занесены выборки тригонометрических Функций, взятые на одном ихпериоде. Количество выборок определяется разрядностью кода Фазы, котораясовпадает с разрядностью адресныхвходов блоков 5 и 9 памяти. Считанные из блоков 5 и 9 памяти выборкитригонометрических функций заносятся в регистры 6 и 10 соответственно, а затем с помощью цифроаналоговых преобразователей 7 и 11 преобразуются в соответствующие колебания,которые подаются на управляющие входыквадратурного модулятора 8,Формирование радиосигнала осуществляется с помощью квадратурногомодулятора 8 Фазовым методом. 1.одульсмещения частот элементов дискретного частотного сигнала относительно частоты генератора 1 ч несущей частоты определяется текущим значениемчастот сигналов на выходах цифроаналоговых преобразователей 7 и 11.Управление знаком смещения частоты производится следующим образом,Если с выхода блока 2 памяти на второй вход элемента ИСКХПОЧАЮЩЕЕ ИЛИ13 поступает логический 0, тостарший разряд кода Фазы с выхода (блока 3 умножения на вход блока 9 памяти передается без изменении. Этотслучай соответствует смещению частотына выходе квадратурного модулятора 8в сторону увеличения относительно ,частоты колебания с выхода генерато-.ра 14 несущей частоты. Если с выхо. да блока 2 памяти на второй входэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ .13 поступа 6ет логическая "1", то старший разряд кода фазы инвертируется. Поскольку в блоке 9 памяти тригонометрическая Функция занесена на интервалеодного периода, то инверсия старшегоразряда приводит к сдвигу считыва"емой функции на 11. Это, в свою оче. -редь, приводит к изменению знакасдвига частоты на противоположныйи смещению частот формируемых колебаний в сторону уменьшения относительно частоты колебания на выходе генератора 1 ч несущей частоты,При периодическом повторении считывания содержимого блока 2 памяти.колебания на Фиксированных частотахявляются когерентными, как если быони были получены путем амплитудной манипуляции непрерывного колебания,Формула изобретенияСинтезатор дискретных частотных сигналов, содержащий первый, второй и третий блоки памяти, блок умножения, тактовый генератор, последовательно соединенные первый регистр и первый цифроаналоговый преобразователь, последовательно соединенные второй регистр и второй цифроаналоговый преобразователь, входы второго и третьего блоков памяти соединены между собон, о т л и ч а ю щ и йс я тем, что, с целью расширения Функциональных возможностей за счет обеспечения возможности Формирования когерентных сигналов, в него введены первый и второй счетчики импульсов, элемент ИСКЛЮЧАОБЩЕЕ ИЛИ, последовательно соединенные генератор несущей частоты и квадратурный модулятор, первый и второй входы которого соединены соответственно с выходами первого и второго цифроаналоговых преобразователей, выход тактового генератора соединен с входами синхронизации первого и второго регистров, с входом блока умножения и с входдм синхронизации второго счетчика импульсов, соответствующий выход которого соединен с входом синхронизации первого счетчика импульсов, выходы которого соединены с входами первого блока памяти, выходы которого соединены е первой группой входов блока умножения, выходы которого соединены с входами второго и третьего блоков памяти, выходы которых соеди7 1636992 8 Составитель Ю.БурмистровТехред Л.Сердюкова Корректор Н,Король Редактор В.Данко Заказ 824 Тираж 473ПодписноеВНИИПИ Государственного комитета по изобретениям н открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 иены с входами соответственно первого и второго регистров, выходы второго счетчика импульсов соединены свторой группой входов блока умножения, выход соответствующего разрядакоторого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с соответствующим входом третьего блока памяти, второйвход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с соответствующим выходом первогоблока памяти.