Формирователь сигналов

ОПИСАНИЕ ИЗОБРЕТЕНИ СВИДЕТЕЛЬСТВУ К АВТОРСК(57) Изобрете связи, Цель и пик-фактора Ф тельности сиг сигналов соде счетчик 2 за пределитель 4 технике жение дователь ьсов, 3, раси 5 е относится к бретения - сн рмируемои посл алов. Формиров жит г-р 1 импул оминающие блок импульсов, бло ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯПРИ ГКНТ СССР формирования сигналов, фильтры 6 и 8 низких частот, аналоговые перемножители 7 и 9, сумматор 10, г-р 11 гармонического сигнала, фазовращатель 12, регистр 13 задержки, дешифратор 14 и блок 15 логического умножения. Каждый блок 5 состоит из преобразователей 16 кодов, линии 17 задержки, цифрового сумматора 18, параллельного регистра 19 и ЦАП 20. Для снижения пик-фактора формируемой последовательности сигналов используется цепь, состоящая из регистра 13, дешифратора 14, блока 15 логического умножения и регистра 19. С помощью этой цепи осуществляется д коррекция выходной последовательности ф блока 5 на основе анализа данного информационного символа и ипредыдущих. 1 ил, С:где И - число выборочных значений надлительности Тс;Т - длительность сигнала;интервал дискретизации, поступает на вход счетчика 2, на первые входы блоков 5 формирования сигналов и на первый вход блока 15 логического умножения.Выходы 1,2 р счетчика 2 подключены к управляющим входам запоминающих блоков 3. При помощи управляющих последовательностей с выходов этого счетчика осуществляется после" довательное считывание из ЗУ 1-разрядных двоичных кодовых слов, соответствующих квантованным по амплиту- де отсчетным Значениям АЬ 4 С) и 55 Изобретение относится к технике связи, может использоваться для формирования ограниченных по спектру сигналов с уменьшенным значением пик-фактора и является усовершенствованием изобретения по авт. св. Н 1292201.Цель изобретения - снижение пикфактора формируемой последователь ности сигналов.На чертеже изображена. структурная электрическая схема Формирователя сигналов.Формирователь сигналов содержит 15 генератор 1 импульсов, счетчик 2, два запоминающих блока 3, распределитель 4 импульсов, два блока 5 формирования сигналов, первый Фильтр 6 низких частот, первый аналоговый 20 перемножитель 7, второй фильтр 8 низких частот, второй аналоговый перемножитель 9, сумматор 10, генератор 11 гармонического сигнала, Фазовращатель 12, регистр 13 задержки, 25 дешифратор 14, блок 15 логического умножения. Каждый блок 5 состоит из преобразователей 16 кодов, линии 17 задержки, цифрового сумматора 18 параллельного регистра 19 и цифроана" ЗО логового преобразователя (ЦАП) 20,Формирователь работает следующим образом.На вход устройства поступает последовательность информационных двоичных символов 1, имеющих длительность 1, 6 выхода генератора .1 импульсов последовательность импульсов с частотой40 А(1 се) низкочастотных квадратурных составляющих А, Аз(1) Формируемого сигнала Б(с) видаЯ= А(с) сов (ы- рй)= А соз уС + А в 1 пОофгде ю - несущая частота сигнала,Максимальная частота изменениямладшего разряда на р-м выходе счет.чика 2 равна Е /М = 1/Тс, Выходные1 разрядов запоминающих блоков 3подключены к вторым 1 входам соответствующего блока 5 формированиясигналов, на третьи п входов которого поступают. импульсы с выхода распределителя 4 импульсов.В каждом блоке 5 продвижение кодовых слов, поступающих на первые1 входов линии 17 задержки с выходовзапоминающих блоков 3, осуществляется с частотой К, поступающей на второй вход линии 17 задержки, Дляобеспечения перекрытия сигналов вовремени через каждые щ 1-разрядныхячеек цифровой линии 17 задержкисделаны отводы. Время задержкив(Е(п ( М) между ними равно длительности информационного символа С .Отводы линии 17 задержки подключенык первым 1 входам преобразователя 16,на вторые входы которых с выходовраспределителя 4 поступают импульсыдлительностью Т соответствующие инФормационным символам,Первый вход распределителя 4 является входом формирователя сигналов, на который поступает последовательность информационных символов, а второй вход распределителя 4 подключен к 1-разряду счетчика 2, имеющему частоту изменения Г= 1/,. При этом пос. ледовательность импульсов с выхода Е счетчика 2 управляет работой распределителя 4 таким образом, что на и выходах распределителя 4 происходит последовательно во времени с частотой Й формиоование импульсов длительностью Т= и ь, соответствующих входным информационным символам. Так, напряжение на первом выходе распределителя 4 соответствует 1-му информационному символу, на втором выходе - 2-му символу, и т.д, Выходы распределителя 4 соединены с вторыми входами и преобразователей 16.5 159На первый из преобразователей 16 поступают 1-разрядные кодовые слова непосредственно с выходов запоминающего блока 3, а на остальные - с отводов линии 17 задержки. В зависимости от значения напряжения на входе преобразователя 16 кодовые слова с первого входа преобразователя 16 передаются на выход либо без изменения,либо в преобразователе кода беретсядополнение от значения кода, что приводит к изменению знака всех выбороцных значений А Осле) А (1 сде), соответствующих информационному символу на интервале времени Тс.Таким образом, Формирование последовательности кодовых слов первого сигнала длительностью Тс, соответствующего первому информационному символу, происходит на 1 выходах первого преобразователя 16, соединенных спервым 1-разрядным входом цифрового сумматора 18, Формирование последовательности кодовых слов второго сигнала - на выходах второго преобразователя 16 кодов, соединенных с вторым1-разрядным входом цифрового сумматора 18 со сдвигом на время , и такдо и-го сигнала. Через интервал времени и . = Тсчетчик 2 установится в исходное состояние и формирование последовательности кодовых слов, соответствующих и+1 информационному символу, появляющемуся на первом выходе распределителя 4, начинается вновь на выходе первого преобразователя 16 кодов. следовательно, на интервале формирования Т каждого сигнала на входах цифрового сумматора 18 присутствуют кодовые слова от (и)-го предыдущего и (и)-го последующего сигналов.Для снижения пик-фактора Формируемой последовательности сигналов введена дополнительная цепь: регистр 13, дешифратор:14, блок 15 логического умножения и параллельный регистр 19, Назначение этой цепи состоит в том, чтобы наличие на данном интервале времени Е(1+1)С "1 существенного превышения амплитуды А(с) Формируемо-. го сигнала над средним значением амплитуды всей последовательности сигналов осуществилокоррекцию значений А(с). При этом предполагается анализ передаваемой комбинации инфор мационных символов (предыдущих (и) го и данного символов) и в зависи 81986 40 45 ляется выходом блока 5 Формирования сигналов, Таким образом, осуществляется коррекция выходной последовательности блока 5 на основе анализа данного информационного символа и (и) предыдущих с целью снижения пик-фактора,Непрерывное напряжение восстанавливается из ступенчато-изменяющихся при помощи фильтров 6 и 8, Далее происходит перенос спектра сигналов в область частоты м, путем умноже 50 55 5 10 15 20 25 30 35 мости от вида этой комбинации коррекция амплитуды сигнала. Для этого на первый вход регистра 13 задержки подается последовательностьинформационных символов й, а второй вход под" ключен к Е-разряду счетчика 2, имеющему частоту изменения Г л: 1/С, Этот регистр осуществляет задержку входной информации на время (21 с -1)С/2,где 1 с = 1,2,п. Выходы регистра 13 подключены к входам дешифратора 14, который в зависимости от вида комбинации данного и (и) предыдущих информационных символов вырабатывает напряжение логического нуля или единицы, причем напряжение логической единицы вырабатывается в те моменты времени, когда происходит смена знака информационной последовательности символов.Выход дешифратора 14 подключен к второму входу блока 15 логического умножения, на первый вход которого подается последовательность импульсов с генератора 1 с частотой следования Г . На выходе блока 15 формируется группа импульсов с частотой следования импульсов внутри группы Г и длительностью группы. Наца 3 о этих групп импульсов синхронизировано с моментом смены знака информационных символов, Выход блока 15 логического умножения подключен к управляющему входу параллельного регистра 19. При наличии на этих входах группы импульсов происходит продвижение кодовых слов, считываемых с цифрового сумматора 18 через параллельные ре" гистры 19 на входы ЦАП 20. При отсутствии групп импульсов на управляющем входе параллельного регистра 19 продвижение кодовых слов, соответствующих суперпозиции отсцетных значений амплитуд символов, не происходит и на выходе ЦАП 20 формируется постоянное напряжениеВыход ЦАП 20 яв1598198 О еизобретения Формула 4 ормирователь сигналов по авт.св. 1292201, о т л и ч а ю щ и й с яЗаказ.3072 Тираж 527 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СЧСР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101 ния квадратурных составляющих насовы,е и в 1 пьу (аналоговые перемножители 7 и 9) с последующим аналоговым суммированием на сумматоре10. Колебания частоты и, поступаютна аналоговые перемножители 7 и 9 сгенератора 11, причем на один изаналоговых лееенновнтелей (9) это,колебание подается через Фазовраща.тель 12, который осушествляет поворот Фазы колебания на К 2. Выход,сумматора 1 О является выходом Форми",рователя сигналов. тора формируемой последовательностисигналов, введены последовательносоединенные регистр задержки, дешифратор и блок логического умножения,а в каждом блоке Формирования сигналов выходы цифрового сумматорасоединены с входами цифроаналоговогопреобразователя через введенный параллельный регистр, управляющий .входкоторого является четвертым входомблока формирования сигналов и соединен с выходом блока логического умножения, второй вход которого соединен с выходом генератора импульсов,первый вход регистра задержки соединен с соответствующим выходомсчетчика, а второй вход является входом Формирователя сигналов,