Комбинированное устройство временной задержки и формирования импульсов

СОЮЭ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК Я 01443 51 4 Н 03 К 5/153 ИСАНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К АВТОРСКОМУ СВИДЕТЕРЬСТ(46) 07.12,88. Бюл. У 45 (71) Научно-исследовательский институт прикладных физических пробле им. А.Н. Севченко(56) Важенина З.П., Волкова Н.Н., Чадович И.И. Методы и схемы временной задержки импульсных сигналов.-И Советское радио, 1971, с.190-191.Авторское свидетельство СССР У 88412, кл. Н 03 К 5/153, 1980. (54) КОМБИНИРОВАННОЕ УСТРОЙСТВО ВРЕ ИЕННОЙ ЗАДЕРЖКИ И ФОРМИРОВАНИЯ ИМ- ПУЛЬСОВ(57) Изобретение относится к контрольно-измерительной технике и может использоваться при создании и испытаниях различных устройств автоматики, телемеханики и аналого-цифрового преобразования информации. Цель изобретения - расширение функциональных воэможностей путем обеспечения перестройки длительности задержанных импульсов с дискретностью, существенно меньшей периода генератора стабильной частоты, - достигается за счет введения дополнительного регистра 23, двух коммутаторов 24, 25 кодов, счетного триггера 5, формирователя 21 импульсов фронта, элементов ИЛИ 15, Ж 19, 20, одновибратора 6, (и+1)-й ли14431нии задержки 14, формирователя сигнала начального сброса 18. Устройство содержит также генератор стабильной частоты 1, триггеры 2,3, 4.1, 4.2, 4.3, 4.4, схемы совпадений 7 и 8, схемы совпадений 9.1, 9.2, 9.3, 9.4, 10.1, 10.2, 10.3, 10,4, 11,1, 11.2, 11.3, 11.4 соответственно трех групп, линии задержки 12.1, 12.2, 12.3, 13, 14, элементы ИЛИ 16, 17, 18, регистр 22 кода синтезируемой за 51держки, дешифратор 26, счетчик 27.Введенные элементы и их связи позволяют формировать как значение задержки, так и значение длительности задержанных импульсов в два этапа: грубо счетно-импульсным методом при помощи счетчика и точно в пределах грубого шага квантования шкалы при помощи хронотронной схемы, состоящей изпоследовательно соединенных линий задержки и группы схем совпадений. 1 ил,Изобретение относится к контрольно-измерительной технике и может использоваться при создании и испытаниях различных устройств автоматики, телемеханики и аналого-цифрового преобразования информации.Цель изобретения - расширение функциональных возможностей путем обеспечения перестройки длительности задержанных импульсов с высокой разрешающей способностью, существенно меньшей периода генератора стабильной частоты.Поставленная цель достигается за счет введения в известное устройство дополнительного регистра, двух коммутаторов кодов, счетного триггера, формирователя импульсов фронта, трех элементов ИЛИ, одновибратора, линии задержки формирователя сигнала начального сброса с соответствующими связями. Зто позволяет формировать как значение задержки, так и значение длительности задержанных импульсов в два этапа: грубо-счетно импульсным методом при помощи счетчика и точно в пределах грубого шага квантования шкалы - при помощи хронотронной схемы, состоящей из последовательно соединенных линий за держки и группы схем совпадений.На чертеже изображена схема устройства. (число в схем совпадений в каждой из групп выбрано равным четырем).Устройство содержит генератор 1 стабильной частоты, триггеры 2,3 и 4.1-4.4, счетный триггер 5, одно 2вибратор 6, схемы 7 и 8 совпадений, схемы совпадений первой 9.1-9.4 второй 10.1 - 10.4 и третьей 1,1, - 11.4 групп, линии 12.1-12.3, 13 и 4 задержки, логические элементы ИЛИ 15- 20, формирователь 2.импульсов фронта, первый регистр кода синтезируемой задержки 22, второй регистр кода длительности задержанного импульса 23, коммутаторы 24 и 25 кодов, дешифратор 26, счетчик 27, формирователь 28 сигнала начального сброса.Генератор 1 стабильной частоты соединен с первым входом схемы 8 совпадений, второй вход которой подключен к инверсному выходу триггера 2, а выход - к первому входу элемента ИЛИ 16. Схема 7 совпадений первым входом соединена с прямым выходом триггера 2, а выходом подключена к второму входу элемента ИЛИ 16. Триггер 3 выходом подключен к первым входам схемы 9.1-9.4 совпадений первой группы, соединенных выходами со входами элемента ИЛИ 17. Каждая из схем 10.1-10.4 совпадений второй группы соединена своим выходом с входом установки единицы одного из триггеров 4.1-4,4, схем 11,.1.-11.4 совпадений третьей группы соединены своими первы" ми входами с прямыми выходами соответствующих триггеров 4. 1-4, 4, а выходами - с четырьмя входами второго элемента ИЛИ 18.Входы регистра 22 соединены пораз- рядно с шинами записи кода задержки. Вторые входы схем 9,1-9.3, 10.,1-10.3 и 11,1-11,3 совпадений во всех трех25 з1443 группах подключены к входам соответствующих линий 12.1 - 12.3 задержки, соединенных последовательно друг с другом, вторые входы схем 9,4,10.4 и 11.4 совпадений соединены с выходом линии 12.3 задержки, третьи входы схем 9.1-9.4 совпадений первой группы соединены с соответствующими выходами дешифратора 26, а вход ли нии 12,1 задержки соединен с выходом элемента ИЛИ 16; Выход элемента ИЛИ 18 соединен с тактовым входом счетчика 27, выход которого подключен к входу установки единицы триггера 2 15 непосредственно и через линию 13 задержки - к входу установки единицы триггера 3 и второму входу схемы 7 совпадений. Входы установки нуля триггеров 2 и 3 соединены между со бой и подключены к выходу элемента ИЛИ 20, инверсный выход каждого из триггеров 4.1-4.3 соединен с третьим входом соответствующей схемы 11.2, 11.3 и 1.4 совпадений, а триггер 4.4 ийверсным выходом подключен к третьему входу схемы 11.1 совпадений,Регистр 23 соединен входами с шинами записи кода длительности выходных импульсов, коммутатор 24 со- ЭО единен поразрядно своими первыми и вторыми входами с выходами младших разрядов регистров 22 и 23 соответственно, а выходами подключен поразрядно к соответствующим входам дешифратора 26, коммутатор 25 соединен поразрядно своими первыми и вторыми входами с выходами старших разрядов регистров 22 и 23 соответственно, а выходами подключен поразрядно к соответствующим информационным входам счетчика 27, счетный триггер 5 подключен своим тактовым входом к выходу элементов ИЛИ 17 и первому входу элемента ИЛИ 29, а выхо дом соединен с управляющими входами коммутаторов 24 и 25, выходной клеммой устройства и через формирователь 21 импульсов фронта - с первым входом элемента ИЛИ 15, соединенного вторым 50 ,входом с входной клеммой устройства, а выходом через одновибратор 6 - с входом установки режима счетчика 27 и,кроме того, через линию 14 задержки -с первыми входами схем 10.1-10.4 55совпадений второй группы и пятым входом элемента ИЛИ 18.Формирователь 28 сигнала начального сброса своим выходом соединен с 5 входом установки нуля счетного триггера 5, вторым входом элемента ИЛИ20 и первым входом элемента ИЛИ 19,второй вход которого соединен с выходом счетчика 27, а выход - с входами установки нуля триггеров 4.1-4.4.Требуемое значение задержки вустройстве формируется в два этапа:грубо-счетно-импульсным методом припомощи счетчика и точно в пределахгрубого шага квантования шкалы -при помощи хронотронной схемы, состоящей из последовательно соединенных линий 12.1.-12.3 задержки и группы схем 9.1-9.4 совпадений. Аналогичным образом задается длительностьвыходного импульса устройства.В качестве эталона времени в схеме грубой задержки используется непрерывно работающий генератор стабильной частоты, неопределенность фазыкоторого относительно запускающих импульсов компенсируется с точностьюдо точного кванта при помощи устройства синхронизации, включающего в себя, кроме упомянутых линий 2. - 12,3задержки, две группы схем совпадений(10,1-0.4, 11.1-11.4) и триггеры4.1.-4.4,При включении питания устройстваформирователь 28 сигнала начальногосброса вырабатывает импульс, приводящий в нулевое состояние триггер 5,через элементы ИЛИ 9 - триггеры 4.14,4, а через элемент ИЛИ 20 - триггеры 2 и 3. Перед началом .работы в регистры 22 и 23 любым известным способом по шинам записи заносятся коды,соответствующие требуемым значениямзадержки и длительности выходного импульса.Нулевому состоянию триггера 5, управляющего коммутаторами 24 и 25, соответствует подключение младших разрядов регистра 22 к входам дешифратора, а старших - к информационным входам счетчика. Триггер 2 блокируетсхему 7 совпадений и деблокирует схему 8 совпадений, вследствие чего импульсы генератора 1, пройдя схему 8совпадений и логический элемент ИЛИ6, поступают на последовательно соединенные линии 12.1-12.3 задержки.Триггер 3 блокирует по первому входусхемы 9.1-9.4 совпадений первой группы, Выходы дешифратора 26 блокируютпо третьему входу все схемы совпадений первой группы, за исключениемсхемы, номер которой на единицу превышает число, занесенное в младшие разряды регистра 22. На входах дешифратора 26 присутствует код младших разрядов регистра 22, подключен 5 ного к нему через коммутатор 24.Задерживаемый импульс через логический элемент ИЛИ 15 запускает одновибратор 6, сигналом с выхода которо го счетчик 27 переводится в режим занесения. В это время сигналом элемента ИЛИ 15, прошедшим линию 14 задержки и элемент ИЛИ 18, осуществляется занесение в счетчик 27 цифрового эквивален та грубой части задержки, содержащегося в старших разрядах регистра 22, Одновременно схемы совпадений второй группы регистрируют совпадения выходного сигнала линии 14 задержки со 20 сдвинутыми друг относительно друга во времени выходными импульсами элемента ИЛИ 16 и линий 12.1.-12.3 задержки, На выходах схем 101-104 совпадений группы, зарегистрировавших совпадения, появляются импульсы, которые устанавливают в единичное состояние соответствующие триггеры 4.1 - 4.4, группы, При этом первый из установившихся триггеров 4.1.-4.4 блоки в 30рует схему 11.1-11.4 совпадений треть. ей группы, номер которой превышает на единицу номер упомянутого триггера, и открывает схему совпадений сномером, равным номеру триггера, Таккак вторые входы каждой схемы 11.111.4 совпадений третьей группы присоединены к соответствующим отводам линий задержки 12.1-12.3 задержки,то в зависимости от момента прихода 40 запускающего сигнала относительнофазы генератора 1 на выходе одной изсхем 11, 1-11. 4 совпадений третьей груп=пыпоявляется серияимпульсов,сфазированная с моментом появления запускающего сигнала и начинающаяся следующим за совпадающим с этим сигналом импульсом образцового генератора. С выхода логического элемента ИЛИ 18 эта серия импульсов поступает на тактовый вход Б 0счетчика 27, включенного в режим вычитания.Для правильной работы схемы длительности входного задерживаемого и опорных сигналов, а следовательно, и временное разрешение схем 10,1-10.4"совпадений выбираются так, чтобы совпадения могли регистрироваться только в одной или в двух смежных схемах 10,1-10.4 совпадений группы, Соотношение длительности импульсовобразцового генератора 1 и типовой средней задержки с распространения использу 3емых элементов в предлагаемом устройстве должно обеспечивать правильность функционирования цепочек элементов 10.-4,1-11 Его максимальное значение должно быть таким, чтобы исключить прохождение через вентили группы 11.1.-11.4 импульсов, зарегистрированных как совпадающие в соответствующих вентилях группы 10,11-10.4 с выходными сигналами элемента 14, Минимальная длительность импульсов определяется самой элементной базой,При обнулении счетчика 27 его выходным сигналом устанавливается в единичное состояние триггер 2 и через элемент ИЛИ 19 сбрасываются триг-, геры 4.1.-4.4, Триггер 2 блокирует при этом схему 8 совпадений и деблокирует схему 7 совпадений, а на тактовый вход счетчика 27 прекращается поступление импульсов с логического элемента ИЛИ 18.Задержанный линией 3 задержки на время, необходимое для прекращения переходных процессов в линиях 12.1. - 12,3 задержки, выходной импульс счетчика 27 поступает навторой вход схе мы 7 совпадений и вход установки единицы триггера 3, который при переключении в это состояние деблокирует по первым входам все схемы 9,1.-9.4 совпадений первой группы. Импульс с выхода схемысовпадений,пройдя логический элемент ИЛИ 16, поступает на вход линии2. 1 задержки . Далее этот импульс, пройдя по цепи линий 12.1 - 12,3 задержки и одну схему 9.1-9.4 совпадений первой группы, которая деблокирована по третьему входу дешнфратором 26, подается на логический элемент ИЛИ 17. Выходньы сигналом логического элемента ИЛИ 17 через логический элемент ИЛИ 20 сбрасываются в исходые состояние триггеры 2 и 3. Одновременно с этим выходным сигналом логического элемента ИЛИ 17 переключается в единичное состояние счетный триггер 5, что приводит к переключеньпо коммутаторов 24 и 25, так, что входы дешифратора 26 ока зываются соединенными с младшими раз" рядами регистра 23, а выходы старших разрядов регистра 23 через коммутатор, 1443151. входит временной сдвиг,создаваемый линиями 13 и 14задержки, а также задержкилогических элементов;Т - временной сдвиг, создаваемый одной секцией линии 12 40задержки;К - число, занесенное в младшиеразряды регистра 22 (для варианта устройства, приведенного на чертеже, оно может 45принимать значения от О до3);Т- период следования импульсовгенератора стабильной частоты 1; 50М - число, занесенное в старшиеразряды регистра 22.Величина Т должна выбираться из условия пТ = Т. В реальной схеме это условие может не выполняться, 55 из-за, чего возникнет несоответствие грубого и точного шагов квантования и неоднородность последнего. Для обеспечения работоспособности схемы и 35 25 присоединяются к информационным входам счетчика 27.Положительный перепад напряжения с выхода триггера 5 поступает на фор 5 мирователь 21, вырабатывающий короткий импульс с длительностью, равной длительности входного задерживаемого сигнала, который, пройдя через логический элемент ИЛИ 15 и линию за держки 14, запускает цикл формирования длительности выхсдного импульса,Цикл формирования длительности повторяет предыдущий от момента поступления запускающего сигнала на второй 35 вход логического элемента ИЛИ 15 до появления импульса на выходе логического элемента ИЛИ 17, Последним сбрасывается в нулевое состояние счетный триггер 5 н схема переводится в исход 20 ное состояние. Наличие линии 14 задержки обеспечивает при этом запуск цикла формирования длительности толь- кого после того момента, когда последний импульс цикла формирования за-25 держки покинет элементы 12.1,-12.3 и в них завершатся переходные происключения погрешностей по грубой шкале необходимо, чтобы превышение пт над Т не превосходило некоторой критической величины, когда возможно перекрытие очередного выходного импульса элемента 16 с предшествующим импульсом, еще не покинувшим цепь линий 12.1-12.3 задержки. Подобные ограничения накладываются и на превышение Т над пТ , т.е. на отклонение их разности в противоположную сторону. Это необходимо для тогр, чтобы исключить тройные совпадения и просчеты по точной шкале.Величина длительности импульса, формируемого на выходе устройства, определяется аналогичным образом через числа, занесенные в старшие и младшие разряды регистра 23, а также содержит постоянную составляющую ограничивающую снизу диапазон длительности выходных сигналов.Скважность импульсов опорного генератора в предлагаемом устройстве зависит от выбранного значения шагов квантования по точной и грубой шкале. Определяющим при этом является значение точного шага кван- , тования, минимально достижимое зна- чение которого зависит, прежде всего, от временного разрешения цепочек схем совпадений группы 1 О. Разрешение должно быть больше устанавливаемого шага квантования во избежание пропуска дискретов по точной шкале. С другой стороны оно не должно превышать 2 Т во избежание фиксации тройных совпадений импульсов образцового генератора с входными импульсами..Длительность выходного импульса задается с высокой точностью и может перестраиваться с малым шагом в пределах, соответствующих пределам перестройки значения задержки. Достигается данный результат без существенного усложнения устройства, поскольку основные цепи формирования задержки используются также и для задания длительности импульса.Конструктивно устройство полностью реализуется на интегральных схемах эмиттерно-связанной и транзисторно-тразисторной логики.формула изобретения Комбинированное устройство временной задержки и формирования им1 О 14431 пы, о т л и ч а ю щ е е с я тем,что, с целью расширения функциональных возможностей путем обеспеченияперестройки длительности задержанных импульсов с дискретностью, существенно меньшей периода генераторастабильной частоты, в него введеныдополнительный регистр, соединенныйвходами с шинами записи кода длительности выходных импульсов, двакоммутатора кодов, счетный триггер,формирователь импульсов фронта, четвертый, пятый и шестой элементы ИЛИ,одновибратор, (пФ 1)-я линия задержки,формирователь сигнала начальногосброса, причем первый коммутатор соединен поразрядно своими первыми ивторыми входами с выходами младшихразрядов соответственно основного идополнительного регистров, а выходами подключен поразрядно к соответствующим входам дешифратора, второй коммутатор соединен поразрядно своимипервыми и вторыми входами с выходамистарших разрядов соответственно основного и дополнительногорегистров,а выходами подключен поразрядно ксоответствующим информационным входам счетчика, счетный триггер подключен своим тактовым входом к выходу первого элемента ИЛИ и первомувходу четвертого элемента ИЛИ, а выходом соединен с управляющими входами коммутаторов, выходной клеммой уст.ройства и через формирователь импульсов фронта - с первым входом пятогоэлемента ИЛИ, соединенного в своюочередь вторым входом с входной клеммой устройства, а выходом через одновибратор - с входом установки режима счетчика и, кроме того, через(и+1)-ю линию задержки - с первыми1входами и схем совпадений второйгруппы и (п+1)-м входом второгоэлемента ИЛИ, формирователь сигнала начального сброса своим выходомсоединен с входом установки нулясчетного триггера, вторым входомчетвертого элемента ИЛИ и первымвходом шестого элемента ИЛИ, второй вход которого соединен с выходомсчетчика, а выход - с входами установки нуля первых и триггеров, выход четвертого элемента ИЛИ соединен с входами установки нуля (и+1)го и (и+2)-го триггеров. 9пульсов, содержащее ипоследовательно соединенные линии задержки одинаковой длины, первую группу из п схем совпадений, соединенных выходами с первыми п входами первого элемента ИЛИ, вторую группу из и схем совпадений, каждая из которых соединена своим выходом с входом установки единицы одного из и триггеров, 10 третью группу из и схем совпадений, соединенных своими первыми входами с прямыми выходами соответствующих триггеров, а выходами - с первыми и входами второго элементами ИЛИ, ге нератор стабильной частоты, соединенный с первым входом (Зп+1)-й схемы совпадений, второй вход которой подключен к инверсному выходу (и+1) - го триггера, а выход - к первому вхо ду третьего элемента ИЛИ, (Зп+2)-ю схему совпадений, первым входом соединенную с прямым выходом (и+1)-го триггера, а выходом подключенную к второму входу третьего элемента ИЛИ, (и+2)-й триггер, выходом подключенный к первым входам и схем совпадений первой группы, регистр, входы которого соединены с шинами записи кода задержки, причем первые иодноименных схем совпадений во всех трех группах соединены своими вторыми входами с входами соответствующих линий задержки, вторые входы схем совпадений с номером и всех трех 35 групп соединены с выходом (и)-й линии задержки, вход первой линии задержки соединен с выходом третьего элемента ИЛИ, выход второго элемента ИЛИ соединен с тактовым входом 40счетчика, третьи входы каждой из и схем совпадений первой группы соединены с соответствующими выходами дешифратора, выход счетчика подключен к входу установки единицы (и+1)- 45 го триггера и через и-ю линию задержки - к входу установки единицы(За+2)-й схемы совпадений, входы установки нуля (п+1) -го и (и+2)-го 50 триггеров соединены между собой, инверсный выход каждого из ипервых триггеров соединен с третьим входом одной схемы совпадений третьей группы с номером, на единицу большим но мера триггера, а и-й триггер инверсньм выходом подключен. к третьму входу первой схемы совпадений третьей груп