Цифровой трансверсальный фильтр

СООЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 1)у Н 03 Н 15/00 ЕТЕНИЯ щение устр ти примене ный фильтр кодов, буф держки. Пр ия. 1, 2 инеи в -й ты вы сании РСАЛЬНЫЙ ФИЛЬ(54) ЦИФРОВОЙ ТРАН (57) Изобретение о обработки сигналов пользовано для фил ких колебаний в ши тот. Целью изобрет не об сится к техник может быть исляет уменьшвысить егоповысить ег трации элект оком диапазо ния является ил про йЙО г ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ОПИСАНИ А ВТОРСНОМУ СВИДЕТЕЛЬСТ 1) 4275000/24-2.12) 02.07.876) 07.10,90, Бюл, Р 372) А.В,Чепурных и В.Г,Михайлов3) 621.318 (088.8)6) Авторское свидетельство СССР1045384, кл. Н 03 Н 15/00, 1982.801598119 А 1 йства и расширение обласЦифровой трансверсальсодержит преобразователи рные регистры, элемент заэтом каждый д-й ( при ,И) преобразователь 1 кода -м буферным регистром 2 4 памяти, Возможные вариания блоков приведены в опиетения, Изобретение позвоить стоимость фильтра, по- функциональные воэможности, о быстродействие, 2 з.п.59811 Изобретение относится к техникеобработки сигналов и может быть использовано для фильтрации электрических колебаний в широком диапазоне частот.5Цель изобретения - упрощение устройства и расширение области применения.На фиг. 4 изображена структурнаяэлектрическая схема предлагаемогоцифрового трансверсального фильтра;на фиг. 2 - схема выполнения блоковпамяти; на фиг. 3 - схема усовершенствованного фильтра.Цифровой трансверсальный фильтр(фиг. 1) содержит преобразователи 1кодов, буферные регистры 2, элемент3 задержки, каждый -й(при д = 1,.2М) преобразователь 1 кода объединены с -м буферным регистром 2 в20д-й блок 4 памяти. Кроме того, вфильтр введен (И+1)-й преобразователь5 кода (Фиг. 3).Блок 4 памяти (фиг. 2) содержитпреобразователь 1 кода, выходные шины 1р которого подключены к соответствующим входным шинам 1рбуферного регистра 2, Первая группавходных шин 1р преобразователя1 кодов является первым входом 6 блока 4 памяти, а вторая группа входныхшин 1ш является вторым входом7 блока 4 памяти, Вход управлениябуферного регистра 2 служит входом8 управления блока 4 памяти, а выходные шины буферного регистра 2 служатвыходом 9 блока 4 памяти. Выход 9 каждого -го блока 4 памяти (фиг. 2) 1подключен к первому входу 6 (ь+1)-го блока 4 памяти, а выход 9 И-го блока 40 4 памяти служит выходом 10 Фильтра, Вторые входы 7 блоков 4 памяти соединены параллельно и служат информационным входом 11 фильтра. Синхронизирующий вход 12 фильтра через элемент 3 задержки подключен к управляю щим входам 8 блоков 4 памяти.На фиг, 3 представлена схема выполнения фильтра по третьему пункту формулы изобретения. В данном случае вход фильтра 11 соединен с вторыми входами 7 блоков 4 памяти посредством (В+1)-го преобразователя 5 кодов.Цифровой трансверсальный фильтр работает следующим образом. ,55На вход 11 фильтра (фиг, 1) поступает информационный сигнал а в виде параллельного двоичного кода. Одно 94временно с ним на вход 12 синхронизации фильтра поступает сигнал синхронизации в виде периодических импульсов, соответствующих смене информации на входе Фильтра. Частота сменыинформации на входах 11 и 12 фильтрасоответствует полосе обрабатываемыхсигналов Р Р = 21, где йс " частотаследования информационных сигналов.Входной ш-разрядный сигналсвхода 11 фильтра поступает на вторыевходы 7 блоков 4 памяти, реализующих функцию С;Х, + Х , в результате чегона входах буферных регистров 2 (фиг. 1)в блоках памяти 4 появляется р-разрядный код, соответствующий сверткевходных сигналов с весами С1Сигнал синхронизации через времязадержки, определяемое элементом 3задержки, и равное времени распространения сигнала через преобразователь1 кода появляется на управляющих входах буферных регистров 2,По этому сигналу в буферные регистры 2 заносятся коды, присутствующие на их входах. Таким образом, в любой момент времени на выходах -го буферного регистра 2 присутствует код, соответствующей следующему выражению:1Е а,.Сгде а- входная последовательностьинформационных сигналов.На выходе 6 И-го блока 4 памятиприсутствует код, соответствующийполной свертке предыдущих входныхсигналов с коэффициентами импульснойреакции Фильтра (весовыми коэффициентами), определяющими амплитудно-частотную характеристику Фильтра, Такимобразом, каждое появление на входах8 блоков 4 памяти синхросигнала сопровождается появлением на выходе10 Фильтра новой свертки, т.е. новоговыходного сигнала,Быстродействие Фильтра определяется в основном временем задержки элемента 3 задержки, которое, в своюочередь, выбирается равным временираспространения сигнала через преобразователь 1 кода. Количество ячеекпамяти Ч в И преобразователях кодаопределяется следующим выражением:1 ФЧ = И.р 2Для 11 = 4, ш = р = 6, Ч =. 10,тогда как для прототипа Ч = 10, т,е, 5 1598 в 1000 раз меньше. При памяти в 10 ф бит можно обеспечить следующие характеристики предлагаемого фильтра: Н = 100, т = р = 10. Быстродействие предлагаемого фильтра должно быть 5 выше, так как время распространения сигнала через память в 10 бит (для прототипа) должно быть значительно больше, чем время распространения сигнала через один преобразователь кода, имеющий (для И = 100) в 100 раз меньше ячеек памяти, К тому же предлагаемый фильтр позволяет одновременно получать выходной сигнал со всех выходов 11 блоков памяти 4, т,е. реализовать многоканальную обработку сигналов. При этом на выходе каждого -го блока памяти 4 постоянно присутствует сигнал, подвергнутый фильтра О ции в фильтре -го порядка. В фильтр (фиг. 3) введен (И+1)-й преобразователь 5 кода. При этом количество разрядов информационного сигнала, поступающего на входы блоков 4 памяти, 25 можно значительно сократить. Количество разрядов (ш ) кода второго сигнала в логарифмическом виде можно определить по следующей зависимости:ш = 1 ое (1 оа а )где К - основание логарифма в преобразователе 5 кода.При использовании целых чисел значение К определяет точность представ ления сигналав логарифмическом виде, которая вычисляется по следующей зависимости:40= (К - 1) 1001,Для сигналов с динамическим диапазоном в 120 дБ и необходимой точностью в 1 Х количество разрядов45 уменьшится с 20 до 11 разрядов и соответственно объем памяти фильтрасократится в - 2 раз или в 2 М20 1 е 1раз.1150В данном случае преобразователи 1 кодов реализуют Функцию К"С + К .х,3Конструкция блока памяти, содержащая только элементы памяти и обла 55 дающая однородностью структуры, позволяет изготовлять их в интегральном исполнении с большой степенью интеграции. Коэффициенты С могут зано 119ситься заранее в процессе изготовления. Имея набор блоков памяти в микросхемном исполнении с различными Сможно быстро строить фильтры различного порядка или быстро перестраиватьих характеристики. Изготовление фильтра не требует специальной подготовки,так как структура их предельно проста(последовательное включение элементов с заранее известными С ),1Таким образом, изобретение позволяет упростить схему и расширить область применения предлагаемого фильтра.,Экономический эффект от примененияпредлагаемого фильтра может быть получен путем уменьшения стоимостифильтра, повышения его функциональных возможностей (увеличение порядкафильтра и разрядности используемыхсигналов), простоты изготовления,построения многофункциональных устройств обработки (за счет упрощенияперестройки Фильтра), а также путемувеличения быстродействия и, следовательно, области его применения,Формула изобретения1, Цифровой трансверсальный фильтрИ-го порядка, содержащий преобразователь кода, о т л и ч а ю щ и й с ятем, что, с целью расширения областиприменения и упрощения, в него введены Ипреобразователь кода, И буФерных регистров и элемент задержки,причем преобразователи кодов объединены попарно с буферными регистрамипосредством подключения своих выходных шин к соответствующим входнымшинам буферных регистров в М блоковпамяти, первая и вторая группы входных шин преобразователей кодов являются первым и вторым входами блоками памяти, а вход управления и выходные шины буферных регистров являются соответственно входом управления и выходом блоков памяти, выходкаждого -го блока памяти подключенк первому входу (1.+1)-го блока памяти,а выход И-го блока памяти являетсявыходом Фильтра, вторые входы блоковпамяти соединены параллельно и являются информационным входом Фильтра,синхронизирующий вход фильтра черезэлемент задержки подключен к управляющим входам блоков памяти.2, Устройство по и, 1, о т л ич а ю щ е е с я тем, что преобразователи кодов выполнены в виде посто598119 й 7ию,ИФ иир. йиитэ йи Ц 1 ф Составитель В.ПростаковА.Мотыль Техред М.Ходанич Корректор а Заказ 3068 Тираж 652 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СЧСР 113035, Москва, Ж, Раушская наб д. 4/5 изводственно-издательский комбинат Патент , г. Ужгород11 1 агарина, 10 яннык запоминающих устройств, реализующих функцию С;Х+Хгде ХХвеличнна сигналов в цифровом оде напервой и второй группе вин преобразователей кодов соответственно, а С 4,коэффициент импульсной реакции фильтра, являющийся постоянной величинойдля каждого д-го преобразователя ко;..дов. 3. Устройство по п,1, о т л и ч а ю щ е е с я тем, что, с целью сокращения памяти и увеличения дина" мнческого диапазона фильтра, блоки памяти соединены с входом фильтра посредством дополнительно введенного (Я+1)-го преобразователя кодов, реализующего функцию логарифмирования входных сигналов,