Цифровой умножитель частоты следования периодических импульсов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН ОПИСАН ЗОБРЕТЕНИ ЕЛЬСТВУ(71) Омский политехнический институт(56) Авторское свидетельство СССРУ 1256182, кл. Н 03 К 5/156, 1984.Авторское свидетельство СССРУ 1305822, кл. Н 03 В 19/00, 1985.Авторское свидетельство СССР9 1164858, кл. Н 03 В 19/00,Н 03 К 5/156, 1983. ЧАСТОТЫ СЛЕУЛЬСОВ 7) Изобретение может ьзоваться ОСУДАРСТВЕННЫЙ НОМИТЕО ИЗОБРЕТЕНИЯМ И ОТНРЦТРИ ГКНТ СССР АВТОРСНОМУ СВ(54) ЦИФРОВОЙ УМНОЖИ ДОВАНИЯ ПЕРИОДИЧЕСКИ,801596 1)5 Н 03 К 5/156, Н 03 В 19/О в измерителях и преобразователях низкочастотных сигналов. Цель изобретения - повышение точности путем уменьшения шага сетки выходной частоты - достигается введением цифроаналогового преобразователя 6, генератора 12 тактовых импульсов и формирователя 13 кодов и организацией новых функциональных связей. Устройство также содержит генератор 1 тактовых импульсов, элемент И 2, делитель 3 с переменным коэффициентом деления,преобразователь 5 кодов, регистр 8 хранения, формирователь 9 управляющих импульсов, формирователь 10 коротких импульсов, счетчик 11 импульсов и входную и выходную шины 7 и 4. Приве- Е дена схема преобразователя 5 кодов, 1 з.п, ф-лы, 2 ил,Изобретение относится к импульснойтехнике и может быть использовано вустройствах измерения и преобразования низкочастотных сигналовеЦель изобретения - повышение точности эа счет уменьшения шага сеткивыходной частоты,На фиг. 1 приведена электрическаяструктурная схема устройства; на 1 Офиг, 2 - пример выполнения преобразователя кодов,Цифровой умножитель частоты следования периодических импульсов содержит первый генератор 1 тактовых импульсов, выход которого соединен спервым входом элемента И 2, выход которого соединен с тактовым входом делителя 3 с переменным коэффициентомделения (ДПКД), выход которого соединен с выходной шиной 4, информационные входы соединены с первым кодовымвыхолом преобразователя 5 кодов, второй кодовый выход которого соединенчерез цифроаналоговый преобразователь 256 (ЦАП) с входом (управления) первогогенератора 1 тактовых импульсов. Входная шина 7 соединена с входом записирегистра 8 хранения, через формирователь 9 управляющих импульсов - с вторым входом элемента И 2 и через Формирователь 10 импульсов - с входом запуска преобразователя 5 кодов и с входом сброса счетчика 11 импульсов, тактовый вход которого соединен с выходом второго генератора 12 тактовь 1 химпульсов и с тактовым входом преобразователя 5 кодов, первые, вторые,третьи и четвертые информационные входы которого соединены соответствен но с первым, вторым, третьим кодовыми выходами Формирователя 13 кодов и с выходами регистра 8 хранения,информационные входы которого соединены с вьиодами счетчика 11 импульсов. 45Преобразователь 5 кодов содержит первый умножитель 14 кодов, вход запуска которого соединен с входом запускапреобразователя 5 кодов, пер" вые информационные входы которого соеО динены с входом первого умножителя 14 кодов, выходы которого соединены через первый запоминающий регистр 15 с первым кодовым выходом преобразоватсля 5 кодоВ, и с Входом перВого Операнда второго умножителя 16 кодов, вход второго операнда которого соединен с вторыми информационными входами преобразователя 5 кодов, выходы соединены с входом первого операнда де"лителя 17 кодов, вход второго операнда которого соединен с входом второгооперанда первого умножителя 14 кодови с четвертыми информационными входами преобразователя 5 кодов, третьиинформационные входы которого соединены с входом первого операнда вычитателя 18 кодов, вход второго операндакоторого соединен с выходами делителя17 кодов, вьиоды - через второй запоминающий регистр 19 - с вторым кодовым выходом преобразователя 5 кодов,тактовый вход которого соединен стактовыми входами второго умножителя16 кодов, делителя 17 кодов и с тактовым входом первого умножителя 14кодов, управляющий .выход которогосоединен с входом записи первого запо. -минающего регистра 15 и через первыйэлемент 20 задержки - с входом запуска второго умножителя 16 кодов, управляющий выход которого соединен свходом запуска делителя 17 кодов, управляющий выход которого через второйэлемент 21 задержки соединен с входомзаписи второго запоминающего регистра 19,Цифровой умножитель частоты следования периодических импульсов работаетследующим образом.В исходном состоянии на выходе формирователя 9 низкий уровень, которым элемент 2 закрыт по первому входуНа шину 7 с частотой Г , поступает периодическая последовательностьимпульсов. По заднему фронту импульсана выходе Формирователя 10 обнуляетсясчетчик 11 и осуществляется запускпреобразователя 5. Счетчик 11 заполня-ется импульсами, поступающими наего счетный вход с выхода генератора 12,Формирователь 3 выполнен таким образом, что с приходом второго и последующих входных импульсов на его выходе появляется высокий уровень, вследствие чего элемент И 2 открывается по первому входу и через него импульсы с вьиода генератора 1 поступают на тактовый вход ДПКД 3, К приходу следующего входного импульса на шину 7 в счетчике 11 имеется код Н, величина которого равна отношению периодов входной и заполняющей счетчик 11 час- тотоЭ В 20 формула изобретения 35 ВЯ + ГоОих А ф где Рт - частота импульсов на вы 1ходе генератора 12,По переднему фронту входного импульса код М переписывается из счетчика 11 в регистр 8, Код, соответству.ющий числу М, поступает с вькода регистра 8 на четвертые информационные Овходы преобразователя 5. На первые,вторые и третьи информационные входыпреобразователя 5 поступают с трехвыходов формирователя 8 коды,соответствующие коэффициентам 5 где 8 - крутизна регулировочной характеристики генератора 1;Ро - значение частоты на выходе 25генератора 1 при нулевомвходном управляющем напряжении;К - коэффициент умножения; числоК-действительного типа ипредставлено в виде двоичного кода с фиксированной точкой, отделяющей целую частьчисла К от дробной,Выходная частота устройства равна где А - код, подаваемый на входДНА 3;40В - код, подаваемый на вход ЦАП 6.Для вычисления значений А и В преобразователь 5 реализует следующий алгоритм, По окончании процесса измерения периода входной частоты и записикода в регистр 6 с выхода формирователя 10 на вход запуска преобразователя 5 поступает импульс начала преобразования, запускающий умножитель 14, После выполнения цикла умножения на выходах умножителя 14 появляется код числа А, который по сигналу с управляющего выхода умножителя 14 запоминается в регистре 15, задержанный же сигнал (задержка равна времени рас пространения сигнала от выходов умножителя 14 до выходов регистра 15) поступает на вход запуска умножителя 16 После окончания цикла умножения 5 6код числа аА поступает с вькодов умножителя 16 на вход делителя17, который осуществляет деление чисел по сигналу, поступающему на входзапуска делителя 17. По окончании цикла деления в регистр 19 записываетсякод числа В, .равный где А - целая часть числа а , Н, которая получается путем усечения дробной части этого числа,Таким образом, преобразователь 5 реализует функцию вычисления параметров А и В, необходимых для управления ЛПКД 3 и через ЦАП 6 генератором 1,1. Цифровой умножитель частоты следования периодических импульсов, содержащий делитель частоты с переменным коэффициентом деления, выход которого соединен с выходной шиной, тактовый вход - с выходом элемента И,первый вход которого соединен с выходом первого генератора тактовых импульсов, второй вход - с выходом формирователя управляющих импульсов, вход которого соединен = входом записи регистра хранения и через формирователь импульсов - с входом сброса счетчика импульсов, выходы которого соединены с инФормационными входами регистра хранения, о т л и ч а ю щ и й с я тем, что, с целью повышения точности за счет уменьшения шага сетки выходной частоты, первый генератор тактовых импульсов выполнен управляемым и в устройство введены цифроаналоговый . преобразователь, преобразователь кодов, второй генератор тактовых импульсов и формирователь кодов, первый, второй и третий кодовые выходы которого соединены соответственно с первы- ми, вторыми и третьими информационными входами преобразователя кодов, четвертые информационные входы которого соединены с выходами регистра хране ния, первый кодовый выход - с информационными входами делителя частоты с переменным коэффициентом деления, второй кодовый выход через цифроаналоговый преобразователь - с входом первого генератора тактовых импульсов, вход запуска соединен с входом сброса счетчика импульсов, счетный вход которо1596445 Составитель А.СоколоТехред М. Ходанич Корректор С. Шевкун Редакт нко е 2916 Тираж 664 Подписное Государственного кОмитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., д, 4/5 ЗаВН изводственно-издательский комбинат Патент , г. Ужгород11 и Гагарин го соединен с тактовым входом преобразователя кодов и с выходом второгогенератора тактовых импульсов. 2, Умножитель частоты по п, 1, о т 5 л и ч а ю щ и й с я тем, что преобразователь кодов содержит первый умножитель кодов, вход запуска которого соединен с входом запуска преобразователя кодов,.первые информационные входы которого соединены с входом первого операнда первого умножителя кодов, выходы которого соединены через первый запоминающий регистр с первым кодовым 15 выходом преобразователя кодов и с входом первого операнда второго умножителя кодов, вход второго операнда которого соединен с вторыми информационными входами преобразователя кодов, выходы соединены с входом первого операнда.делителя кодов, вход второго операнда делителя кодов соединен с входом второго операнда первого умножителя кодов и с четвертыми информационными входами преобразователя кодов, третьи информационные входы которого соединены с входом первого операнда вычитателя кодов, вход второгооперанда которого соединен с выходамиделителя кодов, выходы через второйзапоминающий регистр - с вторым кодовым выходом преобразователя кодов,тактовый вход которого соединен с тактовыми входами второго умножителя кодов, делителя кодов и с тактовым входом первого умножителя кодов, управляющий выход которого соединен с входом записи первого запоминающего регистра и через первый элемент задержки - с входом запуска второго умножителя кодов, управляющий выход которого соединен с входом запуска делителя кодов, управляющий выход которогочерез второй элемент задержки соединен свходом записи второго запоминающего регистра,