Цифровой умножитель частоты

Изобретение относится к импульснойтехнике и может быть ислользовано вустройствах автоматики ивычислительной техники, а также в синтезаторахчастот.Цель изобретения - повышение точности умножения частоты сигналов сизменяющимся периодом. За счет уменьшения погрешности смещения и потери 1 Очасти периода входного сигнала на перезапись кода,На Фиг, 1 приведена электрическаяфункциональиая схема устройства; нафиг. 2 - временные диаграммы, поясняющие работу устройства.Цифровой умножитель частоты содержит генератор 1 тактовой частоты,первый делитель 2 частоты, выполненный с коэффициентом деления К, второй 20делитель 3 частоты, выполненный с коКэффициентом деления - , Формирователь 4 импульсов управления, вход которого подключен к входной шине 5, первый и второй суммирующие счетчики 6 и 7 импульсов, информационные. входы первого суммирующего счетчика 6 через блок 8 переноса подключены к информационным входам вычитающего счетчика 9, выход которого подключен к выходной шине 10 . устройства, а счетный вход подключен к выходу генератора 1 тактовой частоты, первый и второй элементы ИЛИ 11 и 12, первый и второй счетчики 13 и 14 импульсов, выполненные реверсивными, третий делитель 15 частоты, выполненный с коэффициентом деления К, четвертый делитель 16 частоты, выполненный 40Кс коэффициентом деления -, первый, второй, третий, четвертый, пятый и шестой элементы И 17 - 22, первый и второй триггеры 23 и 24, третий элемент ИЛИ 25, инвертор 26, вход которого соединен с выходом формирователя 4 импульсов управления, с первым входом первого элемента И 17, с входом управления третьего счетчика 13 импульсов и через первый и третий элементы ИЛИ 11 и 25 - с входом переключения первого триггера 23 с входом управления блока 8 переноса соответственно, а выход инвертора 26 соединен с первым входом второго элемента И 18,55 вхсдом управления четвертого счетчика 14 импульсов и вторым входом третьего элемента ИЛИ 25, а через второй элемент ИЛИ 12 - с входом переключениявторого триггера 24, причем выход ге-.нератора 1 тактовой частоты соединенс вторым входом первого элемента И 17,выход которого через первый делитель2 частоты соединен с суммирующим входом первого счетчика 13 импульсов,вход обнуления и выход переноса которого соединен с входом обнуления первого суммирующего счетчика 6 импульсов и с вторым входом первого элементаИЛИ 11, причем первый выход первоготриггера 23 соединен с первым входомпятого элемента И 21, а второй выходс первым входом третьего элементаИ 19, выход которого соединен с вычитающим входом первого счетчика 13 импульсов, а второй вход соединен с выходом четвертого делителя 16 импульсов и с вторым входом пятого элемента И 21, выход которого соединен ссчетным входом первого суммирующегосчетчика 6 импульсов, вход четвертогоделителя 16 импульсов соединен с выходом второго элемента И 18 и через второй делитель 15 частоты - с суммирующим входом второго счетчика 14 импульсов, вход обнуления которого соединен с его же выходом переноса, свходом обнуления второго суммирующегосчетчика и с вторым входом второгоэлемента ИЛИ 12, вычитаюший вход второго реверсивного счетчика 14 импульсов соединен с выходом четвертого элемента И 20, первый вход которого соединен с первым выходом второго триггера 24, второй выход которого соединен с первым входом шестого элементаИ 22, второй вход которого соединенс вторым входом четвертого элементаИ 20 и выходом второго делителя 3 час-,тоты, вход которого соединен с выходом первого элемента И 17, а выходшестого элемента И 22 соединен с счетным входом второго суммирующего счетчика 7 импульсов, информационные выходы которого соединены с информационными входами блока переноса 8, приэтом выход вычитающего счетчика 9импульсов соединен с его же входомпереноса,В электрической функциональной схеме устройства не указаны связи для установки триггеров 23 и 24 счетчиков6,7, 13 и 14, блока переноса 8 и др.в исходное состояние.Для исключения влияния выходов суммирующих счетчиков 6 и 7 друг на дру 5 15964га передача кодов чисел с их выходовосуществляется через схемы 2-ИЛИ, число которых равно числу разрядов (схемы в структурной схеме также не указаны, но входят в состав суммирующихсчетчиков 6 и 7).Устройство работает следующим образом,Формирователь 4 из входного периодического сигнала формирует прямоугольные импульсы управления длительностью, равной периоду входного сигнала Тьк . Эти импульсы поступают на входы управления первого и второго реверсивного счетчиков 13 и 14, вход управления блока 8, на входы первого 23и второго 24 триггеров. Импульсы с выхода делителя 2 с частотойГа 20л.эгде Г - частота следоваюния импульсов генератора 1 тактовойчастоты, поступают на суммирующийвход первого реверсивного счетчика13. Число импульсов, записанное в 25счетчике за период (Т )., равно6 1И, (Т ) Р =(Т ). , От начала слеа 1Ьхдующего (1+1) периода на вычитающийвход этого счетчика с выхода делителя 16 через элемент И 19 поступают2 йимпульсы с частотой Р = в в . ПриКчисле импульсов, равном Б происходит переполнение счетчика 13 и на вы 35ходе его возникает импульс, с помощьюкоторого происходит обнуление счетчиков 13 и 6, опрокидывание первого.триггера 23. При этом счетные импуль.сы с четвертого делителя 16 с часто2 Гтой Р =поступают через пятыйКэлемент И 21 на вход суммирующегосчетчика 6, в котором к концу (д+1)периода входного сигнала формируется 45код следующего (д+2) периода, которыйравен К ;, = 2 М;, - Х,: Одновременноза (ь+1) период с выхода третьего делителя 15 поступают импульсы с частоте 50той - на суммирующий вход второгоКреверсивного счетчика 14, в которомзаписан код (+1) периода,В момент прихода (д+2) периодавходного сигнала задним фронтом (+1)импульса управления осуществляется:передача кода (ь+2) периода с выходасчетчика 6 с помощью блока переноса 44 Ьв вычитающий счетчик 9; установка триггера 23 в исходное состояние; начинается формирование кода И+3) периода в реверсивном 14 и суммирующем 7 счетчиках, Таким образом, процесс умножения частоты щебет непрерывно,В предлагаемом устройстве момент передачи кода из суммирующего счетчика в вычитающнй совпадает с началом периода умножаемого сигнала, Следовательно, отсутствует потеря части периода входного сигнала на перезапись кода из суммирующего в вычитающий счетчик. Процесс перезаписи существенно упростился, Это приведет к более стабильной и надежной работе.Если принять в качестве входного сигнала периодический сигнал треугольной формы, то для него амплитуда одиннадцатой гармоники составляет 0,6 Х от первой и может быть принята эа максимальную частоту спектра входного сигмаксВ этом случае частота дискретизации й, - Р -5 Е , - 5 11з55 Р , а коэффициент умноженияК = 55.Если для цифрового умножения частоты применить интегральные микросхемы серии 155, которые обладают большимбыстродействием, амаксимальная часто 1та входных импульсов Го Т10 МРц, то, следоватепьно, частотаимпульсов управления не должна превышать этой величины. Примем двоичныесуммирующий и вычитающий счетчики васьмиразрядньии, имеющими емкость255 импульсов, Наибольшая частотавходного умножаемого сигнала определится из выражения (Р )33Я 1ЕЬк макс715 Рц При этой частоте в известном устройстве импульсы на выходе умножителя имеют смещение относительно номинального их положения на величину, определяемую из выраженияи Т,ШЭТафцгде п - число импульсов (периодов), затраченных на перезапись кода из суммирующего в вычитающий счетчик;(Т,. - Т.,)Ко 30 Предлагаемый цифровой умножитель частоты выгодно отличается от известного тем, что имеет минимальные погрешность смещения при изменяющейся частоте входных импульсов и погрешность за счет потери части периода входного сигнала на перезапись кода. Формула изобретения 40 Цифровой умножитель частоты, содержащий генератор тактовой частоты, первый делитель частоты, выполненный с коэффициентом деления К, второй де литель частоты, выполненный с коэффициентом деления в , формирователь импульсов управления, вход которого под 50 ключен к входной шине, первыи и второй суммирующие счетчики импульсов, информационные выходы первого из которых через блок переноса подключены к информационным входам вычитающего счетчика, выход которого подключен к выходной шине устройства, а счетный.вход - к выходу генератора тактовой частоты, первый и второй элементы ИЛИ,и в данном примере К щ(1,6-2) Е. При увеличении частоты входного сигнала на декаду эта погрешность увеличится в 10 раз.5В,предлагаемом устройстве эта погрешность отсутствует.Таким образом, предлагаемое устройство позволяет существенно увеличить диапазон частот умножаемого сигнала, Наличие потери части периода умножаемого сигнала приводит к тому,что начало процесса умножения вычитающим счетчиком смещается на и периодов импульсов управления и при формировании 15 последнего периода выходных импульсов в вычитающий счетчик не поступит и импульсов тактовой частоты. Это приводит к тому, что на выходе умно- жителя за период Тпоявится не К, 20 а (К) импульсов. Это внесет существенную погрешность при выполнении дис кретного преобразования Фурье и ему подобных.Погрешность смещения при работе устройства сизменяющейся входной частотой для предлагаемого устройства составляет первый счетчик импульсов, о т л и ч аю щ и й с я тем, что, с целью повышения точности умножения частоты сигналов с изменяющимся периодом, первый счетчик импульсов выполнен реверсивным и введены второй счетчик импульсов, выполненный реверсивным, третий делитель частоты, выполненный с коэффициентом деления К, четвертый делитель частоты, выполненный с коэффициКентом деления - , первый, второй, третий, четвертый, пятый и шестой элементы И,первый и второй триггеры, третин элемент ИЛИ, инвертор, вход которого соединен с выходом формирователя импульсов управления, с первым входом первого элемента И, с входом управления третьего счетчика импульсов и через первый и третий элементы ИЛИ - с входом переключения первого триггераи с входом управления блока переносасоответственно, .а выход инвертора соединен с первым входом второго элемента И, входом управления четвертого счетчика импульсов и вторым входом третьего элемента ИЛИ, а через второй элемент ИЛИ - с входом переключения второго триггера, причем выход генератора тактовой частоты соединен с вторым входом первого элемента И,выход которого через первый делитель частоты соединен с суммирующим входом первого, счетчика импульсов, вход обнуления и выход переноса которого соединены с входом обнуления первого суммирующего счетчика импульсов и с вторым входом первого элемента ИЛИ, причем первый выход первого триггера соединен с первым входом пятого элемента И, а второй выход - с первым входом третьего элемента И, выход которого соединен с вычитающим входом первого счетчика импульсов, а второй вход - с вторым входом пятого элемента И,выход которого подключен к счетному входу первого суммирующего счетчика импульсов и к выходу четвертого делителя частоты, вход которого соединен с выходом второго элемента И и через второй делитель частоты - с суммирующим входом второго счетчика импульсов, вход обнуления которого соединен сего же выходом переноса, с входом обнуления второго суммирующего счетчика импульсов и с вторым входом второго элемента ИЛИ, вычитающий вход вто1596444 1 Овыходом первого элемента И, а выход шестого элемента И соединен с.счетным входом второго суммирующего счетчика импульсов, информационные выходы которого соединены с информационньви входами блока переноса, при этом выход вычитающего счетчика соединен с его же входом переноса. рого счетчика импульсов соединен с выходом четвертого элемента И первый вход которого соединен с первым выходом второго триггера, второй выход ко 5 торого соединен с первым входом шестого элемента И, второй вход которого соединен с вторым входом четвертого элемента И и выходом второго делителя частоты, вход которого соединен с 10 14 В оставнтель Л. Клевцоваехред М. Ходанич орректор С. Шевк актор. М. Недолуженк Зака ВНИИПИ 916 Тираж 664 ПодписноеГосударственного комитета по изобретениям и откРытиям при Г 1 НТ ССС13035, Москва, Ж, Раушская наб., д, 4/5 оизводственно-издательский комбинат "Патент", г. ужгород, ул. Гагарина, 101