Устройство для передачи и приема дискретной информации с коррекцией ошибок

Изобретение относится к техникн -электросвязи, может быть использовано в системах передачи дискретной ин"формации и является усоверешенствованием изобретения по авт.свУ 809615.Цель изобретения - повышение достоверности передачи путем выявлениянарушения порядка нумерации квитанций.10На чертеже представлена структур-,ная электрическая схема предлагаемого устройства,Устройство для передачи и приемадискретной информации с коррекцией цошибок содержит на передаче источник1 информации, коммутатор 2, кодер 3,формирователь. 4 выходного сигнала,блок 5 памяти, сумматор 6, блок .7сравнения последовательностей синхронизирующих импульсов, а на приеме -дополнительный блок 8 памяти, блок 8выделения сигнала, входной накопитель 10, декодер 11, блок 12 управления записью, блок 13 приема служебной информации, накопитель 4 при-.ема, потребитель 15, счетчик 16 принятых блоков, накопитель 17 запросов,формирователь 18 сигнала" квитанции,блок 19 восстановления квитирующегономера, дешифратор 20 сигнала квитанции, блок 21 сравнения контрольныхбитов, счетчик 22 ожидаемых квитанцийи решающий блок 23. 35Устройство работает следующим образом.Дискретный сигнал на передаче, поступающий от источника 1 информации,. разделяется в коммутаторе 2 на блоки, 40 каждый иэ которых дополняется в сумматоре 6 служебными битами, а в формирователе 4 выходного сигнала - проверочными битами, выработанными кодером 3. Из формирователя 4 выходной сигнал поступает в канал связи. Одновременно информационные части блоков,выходящие из коммутатора, последовательно записываются в блок 5 памяти так, что каждый записанный информа 50 ционный блок имеет свой адрес в блоке 5 памяти на случай повторения.ФСлужебные биты, поступающие на сумматор 6 из формирователя 18 сигнала квитанции на приемной стороне, структурно состоят из битов циклического номера квитанции, битов содержания квитанции (запрос или подтверждение на принятый последним блок и на предшествующий ему), контрольного бита.Контрольный бит. Формируется блоком 7 ио результатам сравнения двух последовательностей синхронизирующих импульсов, Первая последовательность, поступающая с дополнительного выхода коммутатора 2, представляет собой импульсы.и обозначает границы передаваемых блоков, а вторая последователь-. ность, поступающая с синхронизирующего выхода блока 9 выделения сигнала; обозначает границы принимаемых блоков. Блок 7 меняет значение контрольного бита всякий раэ, как только между двумя последовательными импульсами одной последовательности на временной оси располагаются два импульса другой последовательности (что свидетельствует о меньшей скорости работы того устройства, которое вырабатывает первую последовательность, а таким устройством может быть как передающая часть, так и приемная часть).На приемной стороне принятый из канала дискретный сигнал через блок 9 выделения сигнала проходит на входы декодера 11 и входного накопителя 1 О. Кроме того, что импульсы синхронизации границ блоков с выхода блока 9 выделения сигнала поступают в блок 7, они подаются также на блок 19 восстановления. квитирующего номера и на вход счетчика 16 принятых блоков.Счетчик 16 принятых блоков и счет" чик 22 ожидаемых квитанций в исходное состояние устанавливаются только в режиме циклового фазирования. Такая начальная установка счетчиков 16 и 22 производится как на передающем пункте, так и на приемном, поэтому состояние счетчика 22 ожидаемых квитанций на пункте передачи соответствует показаниям счетчика 1 б принятых блоков на пункте приема.В декодере 11 производится проверка принятого блока на наличие э нем ошибок. Если декодер 11 не обнаруживает ошибокв принятом кодовом блоке, то информационная часть блока из входного накопителя 10 через блок 12 управления записью переписывается в накопитель 14 приема на место, опре-. деляемое счетчиком 16 числа принятых блоков, и через некоторое время выдается потребителю 15 информации. Одновременно служебная часть блока перезаписывается через блок 13 приема20 25 30 35 40 45 50 5 15 служебной информации частично в блок 19 восстановления квитирующего номера (разряды номера квитанции), частично в дешифратор 20 сигнала квитанции (разряды содержания квитанции) и частично в блок 21 сравнения конт" рольных битов( разряд контрольного бита),В блоке 21 контрольный бит запоминается до приема следующего блока.При этом всякий раз осуществляется сравнение значений контрольного бита из. вновь принятого блока и из предыдущего блока информации. Если значения этих битов совпадают, то, следо-. вательно, на пункте приема блока информации не было расхождения скоростей его приема и передачи квитанции на этот блок. Несовпадение контрольных битов свидетельствует о расхождении скоростей,до величины, способной вызвать нарушение циклической нумерации квитанций.1В блоке 19 восстановления квитирующего.номера по синхронизирующим сигналам, приходящим от блока 9, и полученным разрядам номера квитанции производится восстановление квитирующего номера( если номер квитанции передавался не полностьи С выхода блока 19 восстановленный код номера принятой квитанции поступает на один из входов сравнения решающего блока 23, На другой вход сравнения решающего блока 23 поступает код ожидаемого номера квитанции, который формируется счетчиком 22 ожидаемых квитанций.При совпадении кодов ожидаемого и принятого номеров квитанции решающий блок 23 разрешает прохождение квитирующего номера на адресный вход дешифратора 20 сигнала квитанции. По квитирующему номеру и битам содержания квитанции, приходящим на его информационный вход, дешифратор 20 сигнала квитанций вырабатывает сигнал управления коммутатором 2 сигнал о передаче в очередном блоке новой ин формации от источникаили сигнал о повторении информации; хранящейся в блоке 5 памяти по адресу, соответствующему номеру квитанции. Одновременно сигнал управления записывается в дополнительный блок 8 памяти и ис-пользуются для управления коммутато ром 2 в тех случаях, когда в следующем принятом. блоке декодер 11 обна 78825 бФ ружит ошибку,или по специальному сигналу из решающего блока 23. Значение счетчика 22 ожидаемых квитанций наращивается на "1" при каждойвыдаче квитанции из дешифратора 20.При несовпадении кода принимаемогономера квитанции с кодом ожидаемогономера квитанции решающий блок 23 0 переходит к анализу сигнала, полученного от блока 21 сравнения контрольных битов. Если на выходе блока 21сигнал не свидетельствует о расхождении скоростей передачи и приема, то 15 решающий блок 23 выдает на кодер 3управляющий сигнал о переходе системы в режим циклового фазирования, так как в этом случае несовпадение указанных кодов свидетельствует вероятнее всего о.случайном сбое счетчика 16 принятых блоков и поэтому его необходимо откорректировать (что возможно только в режиме циклового фазирования), Если на выходе блока 21 сигналсвидетельствует о расхождении скоростей передачи и приема на,противоположном пункте, то решающий блок 23 возвращается к анализу кодов принятого и ожидаемого номеров квитанции. При этом если значение принятого номе ра больше значенияожидаемого номера квитанции, торешающий блок 23 формирует сигналыдля организации выдачи двух квитачций: принятой изканала квитанции ипредыдущей, которая потеряна. Перваяиэ этих квитанций формируется обычнымспособом: номер этой квитанции поступает из блока 19 восстановления квитирующего номера через решающийблок 23 на дешифратор 20, а содержание берется из соответствующего служебнога бита, поступающего на дешифратор 20 с выхода блока 13 приемаслужебной информации, Для формирования второй (потерянной) квитанцииее номер решающий блок 23 выбираетиэ счетчика 22 ожидаемых квитанций,а содержание " из другого бита полученной квитанции. Кроме того, решающий блок 23 формирует сигнал для наращивания на "1" значения счетчика 22 ожидаемых квитанций при каждой выдаче квитанции на коммутатор 2. Этот сигнал через.дешифратор 20 поступаетна.вход счетчика 22,Если значение принятого номераменьше значения ожидаемого (что оз1578825 мация вставляется в последователь"ность передаваемого блока,Ф о р м у,л а. и з о б р е т е и и я Составитель В. ЧибисовТехред М.Ходапич Корректор М. Кучерявая Редактор А,Огар Тираж 528 Подписное Заказ 1923 ВНИИПИ Государственного комитета по изобретениям и открытиям прн ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101 качает прием подряд двух блоков с .одинаковыми квитанциями), то решающий блок 23 блокирует дешифратор 20и квитанция в данном цикле не выдает"ся, а показания счетчика 22 не нара 5щивайтся,Если декодер 11 обнаруживает ошиб"ку в принятом кодовом блоке, то блок12 управления записью маскирует в 10накопителе 14 приема место, номеркоторого указывается счетчиком 16принятых блоков, .для последующегоего заполнения при повторной передаче, 15Блок 13 приема служебной информа-,ции блокирует перезапись служебнойинформации из входного накопителя10 в блок 19 восстановдения квити рующих номеров, дешифратор 20 и 20блок 21 сравнения контрольных битов,Сигнал об обнаружении или необнаружении ошибок в принятом кодовом блоке;вырабатываемый декодером 11, поступает также в накопитель 17 запросов,в котором запоминается на время, равное времени передачи одного блока.Иэ накопителя 17 запросов в формирователь 18 сигнала квитанции передается информация о наличии ошибок в последнем принятом блоке, а также вблоке, предшествующем ему. По этойинформации и по номеру последнегопринятого блока, поступающему изсчетчика 16 принятых блоков, формирователь 18 сигнала квитанцииформирует биты содержания квитанции и биты циклического номера. К такой квитанции добавляется контрольныйбит, вырабатываемый блоком 7, и с помощью сумматора 6 вся служебная инфорГУстройство для- передачи и приема дискретной информации с коррекцией ошибок по авт. св. В 809615, о тл и ч а ю щ е е с я тем, что, с це-. лью повышения достоверности передачи путем выявления нарушения порядка нумерации квитанций, на передаче введен блок сравнения последовательнос" тей синхронизирующих импульсов к сигнальному входу которого подключен дополнительный выход коммутатора, при этом синхронизирующнй вход и выход блока сравнения последовательностей синхронизирующих импульсов соединены соответственно с синхронизирующнм выходом блока выделения сигнала и с дополнительным входом формирователя сигнала квитации на приеме, а на при.еме введены счетчик ожидаемых квитанций, к входу которого подключен второй выход дешифратора сигнала кви" танции,решающий блок и блок сравнения контрольных битов, к входу кото" рого подключен выход блока приема служебной информации, причем выход блока восстановления квитирующего номера через решающий блок, второй вход которого соединен с выходом счетчи" ка ожидаемых квитанций, подключен к первому входу дешифратора сигнала квитанции, а выход блока сравнения контрольных битов соединен с третьим входом решающего блока, выход которого подключен к дополнительному входу кодера на передаче.ь