Цифровой фазовый модулятор

(51) 5 Н 03 К 7/04 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР в Фг ОПИСАНИЕ ИЗОБРЕТЕН К АВТОРСКОМУ СВИДЕТЕЛЬСТВ 40810040/2406.8805.90.,317.7орское1, кл. ф оных равления . пальных в виго моду зы сигнал юл. У 1 в, О.В. уренщик 88.8) видетел 03 К 7 мок ее.в,с,п дос ов 7 и 8 зведения ство ОС04,мутаторов вый модул национный(54) ЦИФ (57) Изо зовано,невки час товых имп 5, шину 6 фильтр 1 О ма информации, а та чи Фие.(53) 621 (56) Авт У 118408 13.10,83 ВОЙ ФАЗОВЫЙ МОДУЛЯТОРетение может быть испольчастности, в системах пере фа зоме трич ес к их с ис темах уп - Цель - расширение функциооэможностей цифрового фазолятора путем модуляции Фаов от внешних источников. игается введением дешифратоК коммутаторов 14 воспроК конденсаторов 13 и К ком накопления. Цифровой фазоятор содержит также комбисумматор 1, шину 2 устатоты, регистр 3, вину 4 такульсов, арифметический блок установки фазы, синхронный и резистор 1. 3 ил.И обтетецие относится к импульсной технике, может быть использовано н системах передачи и приема информации, а также н цифровых фазметрических сис 5 темлх управления и является усовершецстнонлцием изобретения по авт.св. В18408 .Целью изобретения является расшире ци я Функццсцаль цых в оэможнос теР путем модуляции Фазы сигналов от внешних источников.На Фиг,приведена структурная схемл цифрового фазового модулятора; ца Фиг. 2 - временные диаграммы его работы; цл Фиг, 3 - временные диаграммы управления Фазой.Ц;ир ной эазовый модулятор содержит комбинационный сумматор 1, шину 2 ,г г гцаякц частоты, регистр 3, шину 4 20 г:с, ных 1 ппуш сон, ариФметический б.к 5, шину 6 установки Фазы, дешифрл пор 7 и 8. К коммутаторов 9 накопления, сицхроцный фильтр 10, резистор 1, входную шину 1 2, К конденсаторон 25 13, К коммутаторов 14 воспроизведения, прц этом пцгцл 4 тактовых импульсов гсоедицеца с тлктоньпч водом регистра 3, информационные входы которого соединены с ныходами комбинационного сумматора 1, ныходы ш старших разрядов с входами дешифратора 7, а ныходы всех рлзрядон - с первыми входами комбццлциоцного сумматора 1 и арифметического блока 5, вторые входы которых соединены соответственно с шинами чс 35 тацонки частоты 2 и ФазЬ 6, выход старшего разряда арифметического блока 5 соединен с лервоР выходной шиной устройства, д выходы ш его старших разрядов - с входами дешиф 40 ратора 8 выходы которого подключены к соответствующим управляющим входам К коммутаторов 14 воспроиэведения, выходы которых соединены с 45второй выходной шиноР устроРства, авходы - с вьмодами соответствующихК коммутаторов 9 накопления, входящихв состав синхронного Фильтра 10,включающего, кроме них, резистор 1,50первый вывод которого соединен свходной шиной 1 2 устройства, второйвывод - с входами К коммутаторов 9накопления, управляющие входы которых соединены с соответствующиминыходами дешифратора 7, а выходы че 55рез конденсаторы 13 - с общей шиной.НифроноР Фазовый модулятор работает следука 1 им образом,Пол действием тактовых импульсов, поступлпюпих с шины 4 с периодом следования 2, и-разрядный регистр 3 переписывает каждьп рлз код числа с входных шцн на выходные. Значение кода числа цл входе регистра 3 определяется и-раэрядным сумматором 1, осуществляющим суммирование по модуи лю Н2 кода числа с шин 2 управления частотой и кодом с выхода регистра 3. Таким образом, если на шинах 2 установлен код Р, то на выходах регистра 3 получаем последовательностьа к ( 1) (шо 1")ф где 1 - порядковый номер тактовогоимпульса.Иэ ныражения нидно, что получаемая числовая последовательность представляет собой линейно нарастающую функцию с крутизной Р единиц эа такт. Причем нарастание имеет место лишь в том случае, если значение Т(1) ( Й. Если неравенство нарушается, то значение Уп(1) = Уп(1-1)+У-Н. Код числа в этом случае Уя(1) С Г. Далее процесс повторяется. В результате на выходе регистра 3 имеем дискретиэированную пилообразную функцию с частотоР следования Г = Р/В, (фиг.2 а, М 16 и Г = 3 линия - + -- ),На выходе арифметического блока 5 значение кода с выхода регистра 3 суммируется по модуле И с кодом О на шинах 6 установки фазы У (1) = Т,(1) + 9 (шод В),В таком виде сложение равносильно введению Фазового сдвига для дискретной пилообразной последовательности 1(1) (Фиг.2 а, линия- ). При этом фазовый сдвиг определяется как 2 л н(1)НВ последующем в работе участвуют лишь и. и-ш разряды регистра 3 и блока 5. Сигнал на выходе старшего и-го разряда определяется иэ выражения 1, при 1 (1) и/21 56 б 476 с выхода и-го разряда блока 5, Оцц представляют собой квазимеандровые функции, причем сигнал с блока 5 имеет начальную Фазу, отличную от исходной последовательности на выходе регистра 3. Для иллюстрации имитируемого Фазового сдвига кнаэимеандра показана зависимость последовательности от зцачения 9 (Фиг.З)Сигнал на выходе (и)-го разряда описывается выражением 2" О1М Фильтрация сигнала с помощью синхроццого Фильтра 1 О сопровождается поянлеццем частотных составляющих на частотах, кратных частоте и в об" ласти нидеочастот. С целью подавления этих составляющих по выходу устройства нозмо;пцо подключение аналоговьх резонансных систем, обеспечиваящих хорошее поданлецце нежелательных составляющих,Таким образом, нведецие в цифровой фазовый модулятор новых элементов позволяет выполнять Фазоную модуляцию собстноццого сцгцала, генерируемого Фазоным модулятором, и внешнего сигнала с сохрацеццем спектральных характеристик н пределах полосы проэрцчцостц Фильтра с высоким фязовым разрешением, что расширяет функциоцдльнье возможности модулятора. 1 О 1, при Т(1) (шод М)М/4 15О, при У (1)(шос М) с. М/4,Формула ц зоб ретения Цц 1 роной Фазовый модулятор по авт. сн.Н 1184081, о т л ц ч а ю щ и й с я тем, что, с целью расширения фуцкрюцальцых возмоцостей путем модуляции Фазы сигналов от внешних источников, в него дополнительно введены дна депьцфратора, К коммутаторов воспроизведения и синхронный Фильтр, нключакаиР резистор, один вывод которого соединен с входноЙ шиной Фазового модулятора, а другой с входами К комцараторов накопления, выходы которых через К соответствующих конденсаторон соединены с общей шиной, уцранлякп це входы - с соответствупндимц ныходамц первого дешифратора, при этом входы К коммутаторов воспроизведения подключены к выходам соответствукщих коммутаторов накопления, выходы - к выходной шине фазового модулятора, а управляющие входы - к соответствующим выходам второго дешифратора, входы которого соединены с выходами ш старших разрядон арифметического блока, а входы первого дешцфратора подклк 1 чены к выходам ш старших разрядов регистра. Способ описания аналогичец (2), цо для случая суммирования по модулюЛ М2 . Временная диаграмма сигналов на выходах (и)-х разрядов приведена на фиг.2 в и е. Дешифраторы 7 и 8 преобразуют двухразрядный двоич 25 ный нормальный код в единичный позиционный (Фиг,2 г и ж).Сформированные таким образом сигналы являются управляюп,ими сигналами соответствующих К коммутаторов 9 и К коммутаторов 14. Под их упранле 30 нием осуществляется последонательная коммутация К конденсаторов 13 ца накопление коммутаторами 9 и воспроизведение коммутаторами 14. Совместно с резистором 11 реализуется схема 35 синхронного узкополосного фильтра 1 О,.полоса которого определяется постоянной времени Фильтра р = КС, а центральная частота - скоростью коммутации Е . Таким образом, на выходе устройства получаем отфильтрованный сигнал. Так как коммутаторы 14 работают под управлением сдаинутой по фазе последовательности, на выходе получаем узкополосный сигнал, сдвину тый по фазе пропорционально коду ОИэ (1) следует, что разрешение по Фаэовому сдвигу определяется разрядностью цифровых элементов и. Но это условие воэмопгно, если целые М и Г взаимнопростые числа. Если зе существует наибольший общий делитель (М, Р)О, то разрешение по фазе определяется1566476е раюрм 1 ацрюд О г о г О 32 Ую= улла Рецак олписное Тирал 6 НТ СССР комитет 1 н ква,1 оО ул, Гагарина, 1 111 роизвддстненно-и дагелъскии комбинат Пате Заказ 1228 ВНИПИспырствен 113