Устройство для измерения отклонения частоты от номинального значения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1)4 С 01 Б. 23/15 ОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕ ТВУ я иналь л. В 088.8) идетел 3 м 1/ етельс 03 М 1 ство СССРО, 1971,во СССР00,28.09.82.РЕНИЯ ОТКЛОЬНОГО ЗНАЧЕ 8 13,рермиМИНАЛ ементротносится к изме ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(54) УСТРОЙСТВОНЕНИЯ ЧАСТОТЫ ОТНИЯ(57) Изобретение тельной технике. Устройство дл рения отклонения частоты от но ного значения содержит триггер менного интервала, элементы 2, держки, элементы И 3, 4,элемен 5, линии 6, 7.задержки, тригге управления, формирователи 10, блоки 12. 1-12.р анализа, кодер регистры 14.1-14.1 с результата, гистр 15 циклов, декодер 16, фо рователи 17 уровней, блок .18 эл тов И. Изобретение повьппает бы действие устройства. 1 ип.Изобретение относится к измерительной технике.Цель изобретения - повышение быстродействия,На чертеже представлена функциональная схема устройства.Устройство содержит триггер 1временного интервала, первйй элемент2 задержки, первый 3 и второй 4 элементы И, элемент ИЛИ 5, первую би вторую 7 линии задержки, триггер8 управления, второй элемент 9 задержки, первый 10 и второй 11 формирователи, блоки 12.1 - 12.р анализа,кодер 13, регистры 14.1-14.1 с результата, регистр 15 циклов, декодер 16,формирователь 17 уровней и блок 18элементов И. Блоки 12,1-12.р анализа содержат каждый управляемый генератор 19, управляющий элемент 20,блок 21 выбора, первый 22 и второй23 компараторы частоты, первый 24 ивторой 25 элементы ИЛИ блока анали-за.Вход "Пуск" устройства соединенс установочными входами регистра 15циклов и триггера 1 временного интервала, выход которого через первыйэлемент 2 задержки соединен с входомсброса триггера 1 временного интервала и непосредственно с первым входом первого элемента И 3, второй входкоторого является входом устройства,а выход соединен с первым входом элемента ИЛИ 5, выход которого соединенс входом первой линии 6 задержки,выход которой через вторую линию 7задержки соединен с вторым входомвторого элемента И 4 и непосредственно с установочным входом триггера 8управления, выход которого через второй элемент 9 задержки и первый формирователь 10 соединен с входом сброса триггера 8 управления и тактовымивходами регистров 14.1-14.1 результата и регистра 15 циклов и непосредственно с входом второго формирователя 11, выход которого соединен с вторыми входами блоков 12.1-12.р анализа. Инверсный выход триггера 1 временного интервала соединен с первымвходом второго элемента И 4,выход которого соединен с вторым входом элемента ИЛИ 5, причем отводы первойлинии 6 задержки соединены с первымивходными шинами блоков 12.1-12,р анализа, выходы "Больше и "Меньше" которых соединены с соответствующими50 Устройство раба гает следующим образом,10 15 20 25 30 35 40 45 входами кодера 13, выходы которого соединены с соответствующими входами первого из последовательно соединенных регистров 14. 1-14. 1 результата, выходы кодера 13 и выходы регистров 14.1-14,1 результата соединены с со" ответствующими входами первой группы входов декодера 16 и первыми входами элементов И блока 18 элементов И, вторые входы которых соединены с выходом старшего разряда регистра 15 циклов, выходы которого соединены с, соответствуницкми входами второй группы входов декодера 16, выходы которого через формирователи 17 уровней соединены с третьими входами блоков 12,1-12.р анализа.Первый вход блока 12.1 - 12,р анализа соединен с вторым входом блока 21 выбора, третий вход которого соединен с пятыми входами первого 22 и второго 23 компараторов частоты и является вторым входом блока 12.1 ,12.р анализа, третий вход которого через последовательно, соединенные управляющий элемент 20 и управляемый генератор 19 соединен с первым входом блока 21 выбора, первый выход которого соецинен с первыми входами первого 22 и второго 23 компараторов частоты, второй выход - с вторым входом первого компаратора 22 частоты, третий выход - с третьими входа ми первого 22 и второго 23 компараторов частоты, четвертый выход - с четвертыми входами первого 22 и второго 23 компараторсв частоты, пятый выход - с вторым входом второго компаратора 23 частоты, шестой выход - с первым входом первого элемента ИЛИ 24, седьмой выход - с первым входом второго элемента ИЛИ 25, второй вход которого соединен с выходом ".Меньше" второго компаратора 23 частоты, выход "Больше" которого соединен с вторым входом первого элемента ИЛИ 24, третий вход которого соединен с выходом Больше первого компаратора 22 частоты, выход "Меньше" которого соединен с третьим входом второго элемента ИЛМ 25, выход которого является выходом "Меньше" блока 12, 1-12,р анализа, выходом "Больше" которого является выход первого элемента ИЛИ 24.3 135Измерение отклонения частоты короткого сигнала от номинального значения Гн, если известно минимальноеГ 1 - ДГк и максимальное Г+ д 1отклонения, производится аналогично методу аналого-цифрового преобразования путем многоразрядного взвешивания, т.е. определение двоичногоэквивалента аналоговой величины, начиная с определенного количествастарших разрядов. Для этого весь возможный диапазон изменения аналоговой величины делят на столько равных частей, сколько комбинаций кодов существует из одновременно взвешиваемых разрядов. Количество границмежду частями аналоговой величинына единицу меньше количества частей,в общем случае 2 р, где р - количество одновременно взвешиваемых разрядов двоичного эквивалента соответствует количеству блоков анализа,Сравнивая измеряемую аналоговую величину с граничными значениями поделенного диапазона, можно найти вкакой части располагается измеряемаяаналоговая величина. Затеи ту часть, в которой находится аналоговая величина, снова делят на 2 р частей иснова определяют нахождение аналоговой величины и следующие разряды ит.д.По команде "Пуск" триггер 1 временного интервала устанавливается в единичное состояние и удерживается в этом состоянии, пока единичный потенциал не пройдет через первый элемент 2 задержки и не сбросит этот триггер в нулевое состояние. На зто время открывается первый элемент 1И 3, который пропускает сигнал не известной частоты Гх на первую 6 и вторую 7 линии задержки. После сброса триггера 1 временного интервала в нуль открывается второй элемент И 4, который замыкает выход первой линии 6 задержки на ее вход, т.е. обеспечивается рециркуляция измеряемого сигнала. Той же командой "Пуск". устанавливается в единицу регистр 15 циклов, т,е. на первом его выходе - единичный потенциал, на остальных - нулевой. Потенциал на выходе регистра 15 цик лов приходит на первый вход второй группы входов в декодере 16, в котором преобразуется в потенциалы на выходах, соответствующие разбиению диапазона 1 н - ЙЙЙ н + Н на7863 Устройство для измерения отклонения частоты от номинального значения,содержащее триггер временного интервала, первый и второй элементы задержки, первую и вторую линии задержки, первый и второй элементы И,первый и второй формирователи, блоканализа, элемент ИЛИ, триггер управления,регистр циклов, регистр результата, декодер, формировательуровней, блок элементов И, вход 50 ефПуск , соединенный с входами установки регистра циклов и триггеравременного интервала, выход которого соединен с входом первого элемента задержки и с первым входом 55 первого элемента И, второй вход которого соединен с входом устройства,а выход первого элемента задержки -с входом сброса триггера временного 5 10 15 20 25 30 35 четыре части для одновременного"взвешивания" двух старших разрядов.Потенциалы с выходов декодера 16 проходят через формирователь 17 уровней,на выходах которого формируются уровни управления генераторами 19 блоков12.1-12.р анализа, Триггер 8 управ-ления формирует единичный потенциална время рециркуляции входного сигнала. Таким образом, импульс с второго формирователя 11,поступающийна вторые входы блоков 12,1-12,ранализа, соответствует началу цикларециркуляции, а импульс с первогоформирователя 10 - концу цикла. Сигналы с соответствующих выходов блоков 12.1-12.р анализа поступают навходы кодера 13, в котором определяется в какой части диапазона находит.ся Г, например в третьей из четырех частей, и кодирует соответствующие разряды. Этот код записываетсяв первый регистр 14,1 результата,ав регистре 15 циклов единица передвигается в следующий разряд. Вовтбром цикле осуществляется разбиение найденной части диапазона еще начетыре части. Потенциалы с соответствующих выходов декодера 16 проходят через формировтель 17 уРовней иперестраивают генераторы 19 в блокаханализа на соответствующие реализации. Такие циклы повторяются до техпор, пока не будут получены все раз-ряды результата на выходе устройства,Формула изобретенияСоставитель Е.СоловьевРедактор О,Головач Техред М.Моргентал Корректор М,Максимишинец Заказ 3632 Тираж 772 Подписное В 11 ИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г Ужгород, ул. Проектная, 4 5 13578 интервала, инверсный выход которого соединен с первым входом второго элемента И, выходы первого и второго элементов И соединены с первым и вторым входами элемента ИЛИ, выход которого соединен с входом первой линии задержки, выход которой соединен с входом .установки триггера управления, а через вторую линию задержки - с вторым входом второго элемента И, выход триггера управления через второй элемент задержки и первый формирователь соединен с входом сброса триггера управления, а через второй формирователь - с вторым входом блока анализа, первая входная шина которого соединена с отводами первой линии задержки, третий вход - соединен с выходом формирователя 20 уровней, входы которого соединены с соответствующими выходами декодера, первая группа входов которого соединена с первыми входами элементов И блока элементов И и соответствующи Б ми входами регистра результата, вторая. группа входов декодера соедине 63 6на с соответствующими выходами регистра циклов, выход старшего разрядакоторого соединен с вторыми входамиэлементов И блока элементов И, выходы которых являются выходами устройства, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия, в него введены кодер, дополнительные блоки анализа и:последовательно соединенные дополнительные регистры результата, причемвыходы кодера и регистров результата соединены с первой группой входовдекодера и первыми входами блока элемейтов И,выходы формирователей уррвней соединены с третьими входами блоков анализа, первые входные шины которых соединены с отводами первойлинии задержки, вторые входы блокованализа соединены с выходом второгоформирователя, а выходы блоков анализа соединены с соответствующими,входами кодера, тактовые входы регистров циклов и результата соединены с выходом первого формирователя.