Устройство для контроля последовательностей импульсов

ОЮЗ СОВЕТСКИ ОЦИАЛИСТИЧЕСКРЕСПУБЛИК 15539(51)5 Г 06 Р 1 НОЗКУ О НИ ГОСУДАРСТВЕННЫЙ КОМИТЕТпО изОБРетениям и ОткРытияПРИ ГКНТ СССР ИСАНИЕ ИЗОБРЕ ТОРСНОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР1244666, . с 06 г/16, 19 Е 4.Авторское свидетельство СССР Н 0 1376088, кл, С 06 Г 11/16, 1986(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДО ВАТЕЛЬНОСТЕЙ ИМПУЛЬСОВ(57) Изобретение относится к вычисли тельной технике и может быть использовано в ЭВМ, Отличительной особенностью устройства является то, чтооно обеспечивает контроль импульсныхпоследовательностей,.представляющихсобой произвольные последовательностиизменения уровней логических сигналов, в том числе и перекрывающихсяпоследовательностей. Целью изобретения является расширение функциональных возможностей за счет обеспеченияконтроля перекрывающихся последовательностей импульсов, Поставленнаяцель достигается за счет введенияэлемента 6 задержки, элемента ИЛИ 7,одновибраторов 8,18,2 п, блока 2сравнения, 2 ил,И зобретение относится к вычислительной технике и может быть использовано в ЭВМ,Целью. изобретения является расширение Функциональных возможностей засчет обеспечения контроля перекрывающихся последовательностей импульсов,На Фиг,1 приведена функциональнаясхема устройства; на фиг,2 - временные диаграммы функционирования.Устройство содержит блок 1 постонной памяти, блок 2 сравнения сумматор 3, счетчик 4, регистр 5, эле,мент 6 задержки, элемент ИЛИ 7, группу одновибраторов 8,1-8,2 п, нечетныеиз которой 8.1-8,2 преагируют на;передний Фронт импульса, а четные8,2-8,2 п - на задний фронт импульса,входы 9,1-9.п контролируемых последовательностей, входы 10 задания на,чальных условий устройства, синхро,вход 11 разрешения записи, выход 12сбоя,Устройство работает следующим образом,Вначале производится настройкаустройства на контроль заданий импульсной последовательности. Приэтом на входах 10 устройства устанавливается начальный адрес блока 1постоянной памяти, после которогозаписана эталонная последователь,ность, а по импульсу на входе 11 разрешения записи устройства инФормацияс входов 10 заносится в регистр 5,В исходном состоянии счетчик ч сброшен в нулевое состояние, поэтому навыходе сумматора 3 также устанавливается начальный адрес блока 1 постоянной памяти, после которого записанаэталонная последовательность. При изменении уровней логических сиг аловна входах 9 устройства срабатываютсоответствующие нечетные (при изменении уровня с "0 на "1") или четные(при изменении уровня "1" на "0")одновибраторы из группы одновибраторов 8.1-8.2 п, Так, например, при изменении уровня логического сигналас "0" на "1" на входе 91 группы 9устройства срабатывает одновибратор8,1 (см, фиг,2), при том же изменениина. входе 9,2 (не показан на Фиг.1)срабатывает одновибратор 8,3 (непоказан на фиг.1) и т.д. При изменении уровня логического сигнала с "1"на "0" на входе 9.1 группы 9 устройства срабатывает одновибратор 8,2, 5 1 О 15 20 при том же изменении на входе 9,2 (не показан на фиг.1) срабатывает одновибратор 8,ч (не показан на фиг,1) и т,д. Выходные сигналы пар нечетный- четный одновибратор (8.1-8,2;8,2 п-8.2 п) из группы одновибраторов логически суммируются на элементе ИЛИ 7 Поэтому изменение логических уровней на любом из входов 9 приводит к тому, что изменяется по переднему фронту сигнала на выходе элемента ИЛИ 7 состояние счетчика ч. Это приводит к тому, что на выходе сумматора 3, суммирующего сигналы с выходов счетчика ч и регистра 5 устанавливается адрес следующей ячейки блока 1 постоянной памяти Так, например, при первом возбуждении выхода элемента ИЛИ 7 (см, фиг 2) в соответствии с изменением сигнала на входе 8.1 ин"Формационных входов Я устройства на выходе блока 1 постоянной памяти устанавливается эталонный сигнал 100,Этот эталонный сигнал поступает напервую группу входов блока 2 сравнения, на вторую группу входов которогопоступают сигналы с входов 9 устройства, но само сравнение происходитпосле срабатывания элемента 6 задержки, выход которого стробирует блок 2сравнения, Тем самым исключается ложное срабатывание блока 2 сравненияв переходных процессах. Таким образом,по импульсу на выходе элемента 6 задержки блок 2 сравнения сравниваетэталонное значение 10 ., 0 с реальным набором сигналов на информационных входах 9 устройства, так как они 40равны, то выход 12 устройства (выходнеравенства блока 2 сравнения) небудет возбужденПри следующем изменении уровней логических сигналов наинформационных входах 9 устройства 45вновь возникает импульс на выходеэлемента ИЛИ 7, изменяется состояниесчетчика ч и на выходе блока 1 памятиустанавливается очередной эталонныйсигнал 101, по импульсу на выходеэлемента 6 задержки происходит 50сравнение этого сигнала с реальным набором сиг налов на информационных входах 9 устройства, та ккак они равны, то выход 12 устройства не будет возбужден, Приочередном изменении состояния входов9 устройства из блока 1 постояннойпамяти считывается очередной эталонный сигнал 111 и так далее, прикаждом изменении уровней логических сигналов на информационных входах производится сравнение этих наборов с эталонными, т,е. производится контроль импульсных последовательностей.При возникновении ложного сигнала, например, на разряде 91 информационных входов 9 устройства по соответствующему импульсу на выходе элемента 6. задержки в результате несравнения сигналов 0 1, 1 (эталонный сигнал) и 11,1 (реальный набор сигналов) возбуждаются выход блока 2 сравнения и выход 12 устройства, свидетельствующий о наличии ложного набора сигналов в импульсной последовательности, поступающей на входы 9 устройстваПри необходимости контроля другой последовательности импульсов в регистр 5 записывается начальный адрес блока 1 постоянной памяти, по которому записана первая команда требуемой эталонной последовательности.Формула и з о б р е т е н и яУстройство для контроля последовательностей импульсов, содержащее блок постоянной памяти, счетчик и регистр, причем информационные входы регистра являются входами задания начальных условий устройства, вход разрешения записи регистра является синхровходом устройства, о т л и ч а ю щ е е с ятем, что, с целью расширения Функциональных возможностей устройства засчет обеспечения контроля перекрывающихся последовательностей импульсов,в него введены сумматор,. блок сравнения, элемент задержки, элемент ИЛИи группа из 2 п одновибраторов (гдеи - число контролируемых последовательностей), причем первая группаинформационных входов блока сравнениясоединена с группой выходов блокапамяти, вторая группа информационныхвходов блока сравнения является груп"пой входов контролируемых последовательностей устройства, стробирующийвход блока сравнения соединен с выходом элемента задержки, выход блока20 сравнения является выходом сбоя устройства, группа выходов регистра сое"динена с первой группой входов сумматора, вторая группа входов которогосоединена с группой разрядных выходов2 счетчика, выходы сумматора соединены .с адресными входами блока постояннойпамяти, входы (2-1) -го и 2-го одновибраторов:1(2 п),п) группысоединены с -м входом контролируемойпоследовательности устройства, выходыодновибраторов соединены с входамиэлемента ИЛИ, выход которого соединенсо счетным входом счетчика и входомэлемента задержки,1553977 В.2 дка Составитель Е.Тороповедактор Л.Веселовская Техред М.Дидьпс Корректор Т,Палий Тираж 571 Подписноерственного комитета по изобретениям и открытиям пр 113935, Москва, Ж, Раушская наб., д. 1/5 Закаэ Й 57 ВНИИПИ Госу НТ С роизводственно-издательский комбинат Патент, г.ужгород, ул,Гагарина, 1