Устройство для отладки программ

(51) 5 С 06 БРЕТЕН ЬСТВУ блок 2 27 опера и 29, д 32, дешустройс йства, и йства, т од 38 на постоянивной пашифратор фратор 33 ва, ад формац товыи вхо ьной ус- установ 40 уста, вход тва, вых роиства.Устройразом.В исходустройств янной памя информации ации посми зонами их зон инфор оответствующи перативной п роеподаачальывастоянии, в т навливается при ос" 38 сигнала редставлена схем На чертежеройства.Устройствооперативной пания, элементыменты И 11-21 т ченой в локи 1 и 2 и 3-5 сравнежки, эле и 23, эле" тановк разрешается считолько с блокачерез элементния тактовых им содержитмяти, бло6-10 заде триггерь ние ин тоянно аци мят 2 в моме оявл ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ОПИСАНИЕ ИЭ АВТОРСКОМУ СВИДЕТЕ(54) УСТРОЙСТВО ДЛЯ ОТ(57) Изобретение относвычислительной техникеиспользовано при отласпециализированных ЦВв своем составе штатньтоянной памяти с рабоми, и является усовер льство СССР 1/28, 1983, ЛАДКИ ПРОГРАММ ится к цифровойможет быть дке программ М, содержащих е блоки посчими программа- шенствованием Изобретение относится к цифровой вычислительной технике, может быть использовано при отладке программ специализированных ЦВМ, содержащих в составе штатные блоки постоянной памяти .с рабочими программами, и является усовершенствованием устройства по авт.св. У 1198525,Цель изобретения - расширение функциональных возможностей эа счет обеспечения оперативной подмены нескольизобретения по а,с, Р"- 1198525. Устройство решает задачу оперативнойподмены зон информации, расположенных в блоке постоянной памяти, информацией, расположенной в блоке оперативной памяти. Цель - расширениефункциональных возможностей. Устройство содержит первый - третий блокиоперативной памяти, блок постояннойпамяти, первый - третий блоки сравнения, первый - пятый элементы задержки, первый - одиннадцатый элементы И,триггер, Р-триггер, первый и второйэлементы ИЛИ, два счетчика, первый ивторой дешифраторы, первый и второйрегистры, 1 ил.менты ИЛИ 24 и 25ной памяти, блокмяти, счетчики 2830, регистры 31 ивход 34 обращенияныи вход 35 устроный вход 36 устро37 устройства, вхтановки устройствки режима устройс во работает следующим обсов, поступающих на вход 37 тактовыхимпульсов. Поэтому на выход 40 устрой.,ства выдается информация, размещенная в блоке 26 постоянной памяти. Вмомент появления сигнала Обращение11 и 5на входе 34 обращения устройства осуществляется выборка из блока 1 опера"тинной памяти числа, соответствующего к младшим разрядам адреса, поцаваемого на адресный вход 35 устрой,ства. Сигнал "Обращение" через время, равное времени выборки информа,ции из блока 1 оперативной памяти,что обеспечивается элементом, 6 за,держки, поступает на тактовый входблока 3 сравнения.В случае считывания нулевого числаиз блока 1 оперативной памяти, кото,рое.интерпретируется как отсутствиенеобходимости подмены зон информацииблока 26 постоянной памяти для всех,младших разрядов, срабатывает блок 3сравнения и запрещает установку в1" триггера 22 Таким образом, считывание информации ведется по-прежнему с блока 26 постоянной памяти навыход 40 устройства,В случае считывания числа, отлич 30ного от нуля, из блока 1 .оперативнойпамяти, которое интерпретируется,как, адрес подсписка адресов точек замещения и соответствующих им команд.перехода, расположенного в блоке 2,оперативной памяти, блок 3 сравненияразрешает прохождение через элементИ 11 сигнала "Обращение", задержанно-го на время срабатывания блока 3 сравнения. С йыхода элемента И 11 сигнали40"Обращение разрешает запись числа,считанного с блока 1 оперативной памяти, на счетчик 28 и устанавливаетв состояние "1" триггер 22, Последний переключает прохождение тактоных45импульсов устройства таким образом,что по приходе каждого тактовогоимпульса осуществляется выборка инФормации из блока 2 оперативной памяти, через время считывания информации из блока 2 оперативной памяти,что обеспечивается элементами 8 и 9задержки соответственно, инкрементсодержимого счетчика 28 и тактиронание блока 4 сравнения,В случае считывания с первого выхода блока 2 оперативной памяти нулевой команды перехода, что интерпретируется как конец подсписка адресов ввточек замещенияи соответствующих им команд перехода, срабатывает блок 4 сравнения и запрещает тактирование блока 5 сравнения, а также через элемент И 31 И 24 устанавливает триггер 22 н состояние "0", Таким образом, считывание информации ведется по-прежнему с блока 26 постоянной памяти на выход 40 устройства. В случае сч- тывания команды перехода, отличной от нуля, с первого выхода блока 2 оперативной памяти число, считываемое с второго выхода блока 2 оперативной памяти, интерпретируется как полный адрес точки замещения зоны информации из блока 26 постоянной памяти. В этом случае блок 4 сравнения разрешает тактирование блока 5 сравнения.При совпадении полного адреса, подаваемого на вход 35 адреса устройства с числом, считанным с второго выхода блока 2 оперативной памяти, блок 5 сравнения Формирует на выходе сигнал, который через элемент И 16 устанавливает в "1" триггер 23. Поэтому запрещается считывание информации с блока. 25 постоянной памяти, прохождение сигнала с выхода блока 5 сравнения чер з элемент И 16, разрешается работа сч тчика 29 и устанавливается в "0" триггер 22, который запрещает прохождение тактовых импульсов с входа 37 тактовых импульсов устройства на выход элемента И 12 и разрешает прохождение тактовых импульсов на выход элемента И 13, При поступлении на вход 37 тактовых импульсов первого, после срабатывания блока 5 сравнения, тактового импульса разрешается прохождение кода команды передачи управления через элемент И 17 с первого выхода блэка 2 оперативной памяти на выход 40 устройства и запоминается состояние адресного входа 35 устройства в регистре 31, Следовательно, вместо очередной команды программы, размещенной в блоке 26 постоянной памяти, на выход 40 устройства выдается команда передачи управления и в регистре 31 запоминается адрес точки замещения.По команде передачи управления в следующем такте содержимое счетчика команд загружается в стек, В этом такте, втором после обнаружения точки замещения, запрещаетея прохождение кода перецачи управления через эле5мент И 17 на выход 40 устройства и запоминается состояние входа 35 адреса в регистре 32, т.е. значение указателя стека программы, размещенной в блоке 26 постоянной памяти, В третьем после обнаружения точки замещения такте управление передается по адресу, однозначно определяемому кодом команды передачи управления, запрещается прохождение тактовых импульсов на счетный вход счетчика 29 через элемент И 15, разрешается работа дешиФратора 33 и считывание инФормации с блока 27 оперативной памяти на выход 40 устройства через элемент И 211552 формула изобретенияУстройство для отладки программ 20по авт.св, У 1198525, о т л и ч а ющ е е с я тем, что, с целью расширения Функциональных возможностей устройства за счет обеспечения оперативной подмены нескольких зон информации постоянной памяти соответствующими зонами инФормации оперативнойпамяти, в него введены два блока оперативной памяти, второй триггер,второй счетчик, элементы И с восьмого 30по одиннадцатый, второй и третий блоки сравнения, пять элементов задержки, второй элемент ИЛИ, причем адресный вход второго блока оперативнойпамяти подключен к адресному входуустройства, информационный вход ивход обращения второго блока оперативной памяти подключены соответственнок инФормационному входу и входу обращения устройства, входы задания40режима второго и третьего блоков оперативной памяти подключены к входузадания режима устройства, выход второго блока оперативной памяти соединенс первым инФормационным входом второго блока сравнения, второй информационный вход которого подключен к шине нулевого потенциала устройства,вход обращения устройства через первый элемент задержки соединен с входом разрешения второго блока сравнения и через второй элемент задержки 3 190 бс первым входом восьмого элемента И, второй вход которого соединен с выхо дом второго блока сравнения, выход восьмого элемента И соединен с входом разрешения счетчика и единичным входом второго триггера, прямой выход которого соединен с первым входом девятого элемента И, второй вход которого подключен к тактовому входу устройства, выход девятого элемента .И соединен с входом обращения третьего блока оперативной памяти, через третий элемент задержки - со счетным входом счетчика и чере" четвертый элемент задержки - с входом разрешения третьего блока сравнения, первый ли второй инФормационные входы которого подключены соответственно к первону вьгходу третьего блока оперативной памяти и шине нулевого потенциала устройства, выход третьего блока сравнения соединен с первым входом второго элемента ИЛИ, второй и третий входы которого соединены соответственно с входом начальной установки устройства и инверсным выходом первого триггера, выход второго элемента И 5 И соединен с нулевым входом второго триггера, инверсный выход которого соединен с первым входом десятого элемента И, второй вход которого подключен к тактовому входу устройства, выход десятого элемента И соединен с первым входом первого элемента К, выход девятого элемента задержки через десятый элемент задержки соединен с первым входом одиннадцатого элемента Й, второй вход и выход которого соединены соответственно с выходом третьегс блока сравнения и входом разрешения первого блока сравнения, выход второго блока оперативной памяти подключен к инФормационному входу счетчика, выход которого соединен с адресным входом третьего блока оператиьной памяти, инФормационный вход и второй выход которого подключены соответственно к инФормационному входу устройства и тактовому входу первого блока сравнения.1552190 Составитель И. Сафроноваедактор В. Петраш Техред Д,Олийнык Корректор 3. Кабаций иэводственно-издательский комбинат "Патент" ул, Гагарина, 101 г. Ужго Заказ 331 Ти ВНИИПИ Государственного к 113035, Моаж 562тета по иэо ва, Ж, Р Подписное етениям и открытиям при ГКНТ СССРушская наб д. 4/5