Коррелятор

(21) 4453 (22) 10.,0 (46) 23. (75) И. И (53) 681 (56) Авто Кф 1201846 СС 19 тельство Г 15/336,о сится кью изобре иислиения быс троальных ия раз- кореочности и е шункцио определе астот и у ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ 1 КНТ СССР ИСАНИЕ ИЗОБР ОРСНОМУ СВИДЕТЕЛЬСТВ(57) Изобретение оттельной технике. Геявляется повьшениедействия и расширенвозможностей за счености доплеровских ний. Работа коррелятора происходит втри этапа, при этом частота Формирования выбора по одному иэ каналовсначала постоянна, а затем изменяется по линейному и квадратичному закону. Коррелятор содержитаналогопиФровые преобразователи 1, 6, блок2 задержки, блоки 4, 3, 10, 14 элементов И, блоки 8, 11, 15 элементовИЛИ, элементы И 7, 13,блок 9 аналогоцифровых преобразователей, блок 12перемножителей, блок 16 накопителей,блок 17 определения максимума, дешиЬратор 18, синхронизатор 19, регистры20, 21, 22. 1 ил.Изобретение относится к измерительной и вычислительной технике и может быть использовано для измере" ния функции взаимной корреляции меж 5 ду двумя случайнымипроцессами, задержанными один относительно другого и подвергнутых искажениям за счет доплеровской частоты.Пелью изобретения является повыше ние точности и быстродейстВия и расширение функциональных возможностей за счет определения разности доплеровских частот и ускорений.На чертеже приведена структурная 15 схема коррелятора.Коррелятор содержит аналого"цифровой преобразователь 1, блок. 2 задержки, блоки 3 и 4 элементов И, вход 5 запуска,.аналого-циЪровой преобразователь 6, элемент И 7, блок 8 элементов Б 1 И, блок 9 аналого-цифровых преобразователей, блок 10 элементов И, блок 11, элементов ИПИ, блок 12 перемножителей, элемент И 13, блок 14 25 элементов И, блок 15 элементов ИЛИ, блок 1 6 накопителей, блок 17 опреде ления максимума, дешифратор 18, синхронизатор 1 9, регистры 20-22.Коррелятор .работает следующим образом.При поступлении импульса запуска на вход коррелятора запускается синхронизатор 1 9, Начинается первый цикл вычисления взаимной корреляционной функции, С выходов синхронизатора 19 на синхровходы аналого"цифровых преобразователей 1 и 6 поступают импульсы квантования одинаковой частоты, По этим импульсам аналого-цлЬровые пре образователи преобразуют входные ана" логовые сигналы в цифровой код . Пифровые отсчеты с выхода аналого-цифрового преобразователя 1 поступают на вход блока 2 задержки, где и задержи ваются на 1 импульсов квантования, т,е, образуются М каналов вычисления ординат ВКФ. Выходные отсчеты с выхода блока 2 задержки проходят через блок элементов И 4, через блок элементов ИЛИ 8 .и поступают на входы блока 12 перемножителей, на вторые входы которого через блок элементов ИЛИ 11, элемент И 7 поступают цифро" вые отсчеты с второго аналого-цифро 55 вого преобразователя 6, Коды эти перемножаются в блоке 12 перемножителей и поступают в блок 16 накопления где накапливаются в течении времени накопления Т, По окончании накопленияна выходе блока 1 6 накопления выделяются ординаты ВКФ, Блок 17 определения максимума определяет код ординаты с максимальным значением и выделяет его на своем выходе. Этот код поимпульсу с выхода синхронизатора 19записывается в регистр 20, Таким образом, заканчивается первый цикл вычисления, В этом цикле определеногрубо время задержки принимаемого шумового сигнала. Код канала с максимальным значением выделяется на первом выходе устройства и поступает навходы дешифратора. По окончании первого цикла синхронизатор 19 выделяетна своем синхровыходе импульс, по которому разрешается работа блоков элементов И 1 0 и 14 и дешифратора 18 .Дешифратор 18 расшифровывает код канала и выдает разрешающий сигнал наблок элементов И 3, в результате которого с выхода блока 2 задержки цвровые коды проходят через блок 3только с расшифрованного канала, т.е,канала определяемого время задержкипринятого шумового сигнала. Начинается второй цикл вычисления ВКФ, В этомцикле цифровые отсчеты с расшифрованного номера канала блока 2 задержкипроходит через блок элементов И 3,объединяется в блоке элементов ИЛИ 5,проходит через блок. элементов ИПИ 8на первые входы блока 12 перемножения. На синхровходы первого АЦЧ 1 вэтом случае поступают импульсы квантования е постоянной частотой квантования (т.е. аналогично фиг.4), а насинхровход блока А 171 поступают импульсы квантования с изменяемой частотой квантования по линейному закону, На синхровход АЦП 6 поступаютсинхросигналы, аналогичные как и наАЩ 1 1, Количество АЦП в блоке 9 соответствует числу М каналов компенсации доплеровской частоты, Пифровыеотсчеты с выхода АЦП 6 и блока АН 1 9через открытый блок элементов И 10блок элементов ИЛИ 11 проходят навторые входы блока 12 перемножителей,где перемножаются с циФровыми отсчетами АЦП 1. Результаты перемноженияпоступают на входы блока 16 накопителей, где накапливаются. По окончании накопления на выходе блока 16 получаются результаты вычисления ВКФ.Ординаты ВКФ в блоке 1 сравниваютсяи на выходе блока 17 выделяется но 5 15 мер канала с максимальной ординатой ВКФ. По окончании второго цикла вычислений на синхровыходе синхронизатора 1 9 выделяется импульс, который записывает в регистр 21 код номера канала с максимальной ординатой ВКФ. Таким образом, в результате вычислений второго цикла осуществилось нахождение разности частоты Доплера.Начинается третий цикл вычислений, в ходе которого осуществляется вьяисление ВКФ с поправкой на ускорение. Работа элементов устройства остается прежней. Однако в этом случае на синхровход А 11 П 1 поступают импульсы с постоянной частотой квантования, а на синхровходы блока АЦП 9 и АБП 6 импульсы квантования с частотой квантования, изменяемой по квадратическому закону. Этим удается компенсировать ускорение источника шумового сигнала. По окончании цикла накопления на выходе блока 16 накопления определяется оценка ВКФ с компенсацией ускорения. Ординаты ВКФ сравниваются в блоке 17, на выходе которого выделяется номер ординаты с максимальным значением, Этот номер несет информацию об ускорении и этот номер по импульсу с второго выхода записи записывается в регистр 22, Таким образом, по окончании трех циклов в предложенном устройстве определяется время задержки, разность доплеровских частот и разность ускорений. При необходимости можно значение максимальной ординаты ВКФ по этим трем циклам записывать в соответствующие регистры и иметь информацию об ВКФ. По окончании каждого цикла на блок 16 накопления с синхронизатора 19 выдается импульс обнуления.формула изобретенияКоррелятор, содержащий два аналого-цифровых преобразователя, блок накопителей, блок перемножителей, два блока элементов И, синхронизатор, первый и второй выходы которого соединены с входами запуска соответст. - венно первого и второго аналого-циф" ровых преобразователей, информацион-. ные входы которых являются соответствующими информационными входами коррелятора, выход. первого аналого-циЬ- рового преобразователя соединен с входом блока задержки, вход запуска45228 10 симума, три регистра, дешифратор,при 20 25 30 35 40 45 50 55 синхронизатора является входом запуска коррелятора, о т л и ч а ю щ и йс я тем; что, с целью повышения точности и быстродействия, в него введены блок аналого-цифровых преобразователей, третий и четвертый блоки элементов И, три блока элементов ИЛИ, два элемента. И, блок определения макчем группа выходов блока задержкисоединена с группами информационныхвходов первого и второго блоков элементов И, группа выходов первого блока элементов И соединена с первойгруппой входов первого блока элементов ИЛИ, вторая группа входов которого соединена с группой выходов второго блока элементов И, управляющий вход которого соединен с первьии входами первого и второго элементов И итретьим выходом синхронизатора, группа выходов которого соединена с группой входов запуска блока аналого-ци 3 ровыхпреобразователей и с группойинформационных входов третьего блокаэлементов И, информационный вход которого соединен с вторым входом второго элемента И и с вторым выходом синхронизатора, 1-й (1. = 1.М, М - число интервалов дискретизации доплеровской частоты) выход блока аналого-цифровых преобразователей соединен с -м входом четвертого блока элементов И, (М+1) -й вход которого соединен с выходом второго аналого-цифрового преобразователя и вторым входом первого элемента И, выход ко - торого соединен с первым входом блока элементов ИЛИ, (+1)-й вход которого соединен с -м выходом четвертого блока элементов И, а группа выходов соединена с первой группой входовблока неремножителей, вторая группавходов которого соединена с группойвыходов первого блока элементов ИЛИ,а группа выходов соединена с группойвходов блока накопителей, вход разрешения работы, вход обнуления и группавыходов которого соединены соответственно с выходом третьего блока эле";.ментов ИПИ, с четвертым выходом синхронизатора и с группой входов блокаопределения максимума, выход которого соединен с информационными входамипервого, второго и третьего регистров, первый .вход третьего блока элементов ИПИ.соединен с выходом второгоэлемента И, О+1)-й вход третьего1545228 Составитель В.ОрловТехред А. Кравчук Корректор Н.Король Редактор Г.Гербер Заказ 492 Тираж 561 ПодписноеВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,10 блока элементов ИЛИ соединен с -м.вьмодом третьего блокаэлементов .,выход первого регистра соединен с информационным входом дешийратора и является выходом задержки коррелятора,выход второго регистра соединен свходом задания временных параметровсинхронизатора и является выходомразности доплеровских частот коррелятора, вьмод третьего регистра является выходом разности ускорений коррелятора, выход деширатора соединен суправляющим входом первого блока элед.ментов И, пятый вьмод синхронизаторасоединен с управляющими входами третьего и четвертого блоков элементов Ии с входом разрешения работы дешиЪратора, шестой, седьмой и восьмой выходы синхронизатора соединены соответственно с входами разрешения записи первого, второго и третьего регистров.