Цифровой синтезатор частоты

(191 51) 4 Г ТЕН К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Ю" 38 В.П.Максим 8)ельство СССР 1 7/18,09,10 нии Г 202626 4ай е закон отсутс2 ил ОСУДАРСТВЕННЫЙ НОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТНРЫТПРИ ГННТ СССР ПИСАНИЕ ИЗОБ 1(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТЫ(57) Изобретение относится к радиотехнике. Цель изобретения - повышеспектральной чистоты выходных колений. Устройство содержит управляемгенератор 1, делитель 2 частоты сременным коэф. деления, импульсноэовый детектор 3, фильтр 4 нижнихчастот, опорный генератор 5, накоп 2тели 6,7, элемент 8 задержки, сумматор 9 кодов, преобразователь 10 длительности импульса в напряжение, ЦАП 11, элемент 12 дифференцирования, В устр-во введен блок 13 задания начальных кодов. При включении или пере ключении частоты блок 13 в соответствии с поступающим на его первый вход значением кода дробной части коэф, деления М формирует код начальных сос тояний накопителей 6, 7 и в течение одного периода тактовой частоты выдае сформированные коды на выходы. Критерием выбора значения начальных состояний является достижение минимума дисперсий отклонения мгновенных значений фазы от линейно изменяющегося среднего, поскольку линейныйизменения фаз обуславливает твие помех в выходном сигнале15153Изобретение относится к радиотехнике и может быть использовано в радиотехнических устройствах различного назначения, в том числе в качестве5 гетеродина радиоприемных устроиств.Целью изобретения является повышение спектральной чистоты выходных колебаний.На фиг. представлена электрическая,0 структурная схема цифрового синтезатора частоты; на фиг.2 - пример выполнения блока задания начальных кодов.Цифровой синтезатор частоты содержит управляемый генератор 1, делитель 1 2 частоты с переменным коэффициентом деления (ДПКД), импульсно-фазовый детектор (ИФД) 3, фильтр 4 нижних частот, опорный генератор 5 первый накопитель 6 второй накопитель 7,элемент 20 8 задержки, сумматор 9 кодов, преобра- зователь 10 длительности импульса в напряжение, цифроаналоговый преобразователь (ЦАП) 11, элемент 12 дифференцирования и блок 13 задания начальных 2 кодов.Блок задания начальных кодов (Фиг.2) содержит первый блок 14 памяти, второй блок 15 памяти, регистр 16 памяти, элемент 17 совпадения и О триггер 18.Цифровой синтезатор частоты работает следующим образом.Включенные в кольцо управляемыйгенератор 1, ДПКД 2, ИФД 3 и фильтр 4 у образуют цепь фазовой автоподстройки частоты управляемого генератора 1. Первый и второй накопители 6 и 7, элемент 8 задержки и сумматор 9 образуют блок дробных разрядов, который 40 совместно с ДПКД 2 выполняет функции делителя частоты с дробным переменным коэффициентом деления. Дробный переменный коэффициент деления реализуется путем чередования во времени четырех целочисленных коэффициентов деления ДПКД 2: Х; Н; 11+1; И+2, Это осуществляется следующим образом. Код целой части коэффициента деления М поступает на кодовый вход сумматора 9. Код дробной части коэффициента деления М поступает на вход первого накопителя 6, код содержимого которого поступает на вход второго накопителя 7. Первый и второй накопители 6 и 7 имеют одина.ковую емкость А (А=М ,+1, где М , - максимально возможное значение М). Содержимое первого накопителя Ь под действием тактовых импульсов с выхода 64опорного генератора 5 увеличиваетсяна величину М. Содержимое второго накопителя 7 под действием тактовогоимпульса увеличивается на величинусодержимого первого накопителя 6. Припереполнении первого и второго накопителей 6 и 7 на их выходах переполнения появляется сигнал переполнения,который поступает на соответствующиевходы сумматора 9 и увеличивает егосодержимое на единицу. Одновременнозадержанный элементом 8 задержки наодин период опорной частоты сигналпереполнения второго накопителя 7поступает на первый вход сумматора 9и уменьшает его содержимое на единицу.В результате чередования во временицелочисленных коэффициентов деленияДПКД 2 в среднем коэффициент деленияравен 1 М, а выходная частота управляемого генератора Г=1, (11,;1),где 1 - тактовая частота опорногогенератора 5,ЦАП 11, преобразователь 1 О и элемент 12 дифференцирования образуютсхему компенсации помех дробности,возникающих при скачкооЬразном изменении целоцисленных коэффициентов деления ДПКД 2,Код содержимого второгонакопителя 7, в котором содержитсяинформация об интеграле фазовой ошибки, поступает на первый вход ЦАП 11и преобразуется в отрицательное напряжение, которое затем дифференцируетсяэлементом 12 дифференцирования и подается на вход фильтра 4, Складываясьс выходным напряжением ИФД З,компенсирующий сигнал уменьшает скачки фазывыходного колебания управляемого генератора 1. Неравномерность компенсации помех дробности в диапазоне рабочих частот уменьшается за счет Формирования опорного напряжения ЦАП 11из выходной последовательности импульсов ДПКД 2 при помощи преоЬразователя10, В диапазоне рабочих частот управляемого генератора 1 скважность импульсов ДПКД 2 меняется, соответствующим образом меняется опорное напряжение, формируемое преобразователем 10,а следовательно, меняется компенсирующее воздействие, вырабатываемое ЦАП 11.Первый и второй накопители 6 и 7имеют входы начальной установки. Привключении или переключении частотыблок 13 задания в соответствии с поступающим на его первый вход значениемкода дробной части коэффициента деле 5 15153 ния М формирует код начальных состояний первого и второго накопителей 6 и 7 и в течение одного периода тактовой частоты выдает сформированные коды на выходы. При этом до следующего пе 5 реключения частоты цифрового синтезатора частоты работа блока 13 задания заканчивается, а в первом и втором накопителях 6 и 7 начинается процесс изменения их содержимого, вызывающий чередование четырех целочисленных коэффициентов деления ДПКД 2.Начальные состояния первого и второго накопителей 6 и 7; однократно устанавливаемые с помощью блока 13 задания при смене М, для каждого значения М выбраны такими, что в процессе изменения содержимого первого и второго накопителей 6 и 7 порядок по , явления во времени и величина скачкообразных изменений целочисленного коэффициента деления ДПКД 2 оптимальны с точки зрения получения минимума помех дробности в выходном колебании 25 управляемого генератора 1.Блок 13 задания содержит первый и второй блоки 14 и 15 памяти, на адресные входы которых поступает код дробной части коэффициента деления М. Этот же код поступает на вход регистра 16 и на первый вход элемента 17 совпадения. Б регистре 16 запоминается текущее значение кода дробной части М. При смене М вновь установленное значение М , не совпадает с заполнен 351 ф 1ным в регистре 16 значением М,. При МФМ, на выходе элемента совпадения появляется сигнал логической единицы и очередной тактовый импульс, поступаО ющий на С-вход Р-триггера 18, устанавливает Р-триггер 18 в единичное состояние. Появившийся на вторых входах первого и второго блоков 14 и 15 памяти сигнал служит командой на выдачу кодов начальных состояний первого и второго накопителей 6 и 7, запомненных в первом и втором блоках 14 и 15 памяти по адресу М . Этот же сигнал с выхода Р- риггера 18 служит сигналом 50 записи входного кода М; в регистр 16. После появления через время задержки в регистре 16 на его выходах кода Мна выходе элемента 17 совпадения формируется сигнал логического нуля и очередной тактовый импульс возвращает Р-триггер 18 в нулевое состояние, Это приводит к прекращению выдачи кода начальных состояний с выходов пео 64 6вого и второго блоков 14 и 15 памяти и переводит регистр 16 в режим хранения записанной информации, т.е. при каждой смене значения М в течение одного периода тактовой частоть, осуществляется выдача кода начальных состояний первого и второго накопителей 6 и 7, При этом записанные в первом и втором блоках 14 и 15 памяти коды начальных состояний для каждого значения М являются оптимаг ьными с точки зрения получения минимума помех дробности. Критерием выбора значения начальных состояний является достижение минимума дисперсий отклонения мгновенных значений фазы от линейно изменяющегося среднего поскольку линейный закон изменения фазы ооуславливает отсутствие помех в выходном сигнале.Ф о р м у л а и з о б р е т е и и яЦифровой синтезатор частоты, содержащий соединенные в кольца управляемый генератор, делитель частоты с переменным коэффиц ентом деления, импульсно-Фазовый детектор и Фильтр нижних частот, последовательно соединенные первый накопитель, второй накопитель, цифроаналоговый поеобразователь и элемент дифференцирования, выод которого подключен к входу Фильтра нижних частот, преобразователь длительности импульса в напряжение, вход и выход которого соединены соответственно с выходом делителя частоты с переменным коэффициентом деления и вторым входом цифроаналогового преобразователя, последовательно соединенные элемент задержки и сумматор кодов, выход которого подключен к установочному входу делителя частоты с переменным коэффициентом деления кодовый вход сумматора кодов является входом кода целой части коэффициента деления цифрового синтезатора частоты, выход переполнения первого накопителя соединен с вторым входом сумматора кодов, третий вход которого объединен с входом элемента задсржки и подключен к выходу переполнения второго накопителя, тактовый вход элемента задержки, тактовый вход первого накопителя, тактовый вход второго накопителя и второй вход импульсно-фазового детектора объединены и подключены к выходу опорного генератора, а вход первого накопителя является входом1515364 Составитель Ю.Ковалев Техред А, Кравчук Корректор Л,Обручар Редактор А.Лежнина Заказ 6294/56 Тираж 884 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат Патент", г. Ужгород, ул, Гагарина,10 кода дробной части коэффициента деления цифрового синтезатора частоты,о т л и ч а ю щ и й с я тем, что,с целью повышения спектральной частотывыходного сигнала, введен блок задания начальных кодов, первый и второйвыходы которого подключены соответственно к установочному входу первогонакопителя и установочному входу второго накопителя тактовый вход блоказадания начальных кодов соединен с выходом опорного генератора, а кодовыйвход блока задания начальных кодовподключен к входу первого накопителя.1