Устройство для распределения заданий процессорам

Номер патента: 1509895

Авторы: Дмитров, Тимонькин, Ткаченко, Харченко

ZIP архив

Текст

(53) 681.325 (088.8) СР985 иваа Изобретение относится к вычисли-тельной технике и может быть использовано в многопроцессорных системах для оперативного распределения задач между процессорами.Цель изобретения - повышение быстродействия утройства.На фиг. 1 приведена функциональная схема предалагаемого устройства; на фиг,2 - функциональная схема блока регистров.Устройство для распределения зада ний процессорам (фиг.1) содержит каналы и в каждом канале триггер 1, блок 2 элементов И, элементы И 3 и 4,оэлемент ИЛИ 5, а также общие для всего устройства блок 6 регистров, блок 7 элементов ИЛИ, элемент ИЛИ 8, блоки 9 и 10 элементов И, элементы ИЛИ 11 и 12, элемент И 13, группы инфор омационных входов 14, тактовый вход 15, ответные входы 16, сигнальные вьгходы дов 1 о не ИЛИ 12ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ А ВТОРСНОМУ С 8(54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕЗАДАНИЯ ПРОЦЕССОРАМ 80350989(57) Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных системах. Цель .изобретения - повышениебыстродействия. Устройство содержитблок регистров, блок элементов ИЛИ,два блока элементов И, три элементаИЛИ, элемент И, каждый канал - дваэлемента И и элемент ИЛИ, блок элементов И (кроме первого канала). Вустройстве происходит распараллелние процесса приема очередной зад -чи и подготовки устройства к приему следующей задачи. 2 ил,руппы информационных выхоБлок б регистров содержит регистры 19, блоки 20 элементов ИЛИ, элеменгы ИЛИ 21 и 2 Р, блоки 23 элементов И, элементы И 24 и 25, блок 26 элементов И и элемент И 27.Устройство работает следующим образом.В начальном состоянии триггерыобнулены, блок 6 регистров не- со" держит никакой информации, на е 6" выходе - нулевой сигнал. Цепи установки в исходное состояние условн показаны, На выходе элементаприсутствует нулевой сигнал, следовательно, блок 10 элементов И открыт, а блок 9 элементов И закрьгг.На входы 14 устройства поступают коды задач для распределения по процессорам.3 1509895Поступление кода задачи на вход 14 устройства синхронизируется последовательностью синхроимпульсов на входе 15 сдвинутых относительно им 5 пульсов по входу 14, т,е, код задачи на входе 14 появляется до появления очередного синхроимпульса на вхбде 15 и снимается до появления следующего за ним синхроимпульса. 10Задача, поступивщая первой на входы 14 устройства, проходит через блок 2.1 элементов И для обслуживания в первый процессор. Код задачи также формирует единичный сигнал на 15 выходе элемента ИЛИ 8, который открывает элемент И 13. Очередной импульс с входа 15 проходит через элемент И 13 и элеменгы ИЛИ 5 на С-входы всех триггеров 1. Но по заднему фронту это.20 го импульса в единичное состояние устанавливается только триггер 1.1, так как только на его единичном входе единичный сигнал, Одновременно с кодом .задачи на выходе процессора 25 присутствует единичный сигнал с выхода 17. По заднему фронту этого сиг-, нала производится прием задачи в процессор, После того, как триггер 1.1 установится в единичное состояние, 30 нулевой сигнал с его инверсного выхода закрывает блок 2, 1 элементов И и, действуя на инверсный вход элемента И 3.2, открывает его, В результате этого появляется единичный сиг 35 нал на выходе элемента И 3.2. Этот сигнал открывает блок 2.2 элементтов И и очередная задача потупает в процессор этого канала аналогично описанному. .40 11 появляется единичный сигнал, который открывает элемент И 13 и, если.есть нераспределенные задачи вблоке 6 регистров или на информационном входе 14, то очередной синхроимпульс проходит через открытый элемент И 13 и записывает задачу в освободившийся процессор,После того, как последний свободный процессор возьмет задачу на об.- служивание, на выходе элемента ИЛИ 11 пОЯВитсЯ нулеВОЙ сигнал который 45 действуя на инверсный вход элемента ИЛИ 12, вызовет на его выходе единичный сигнал. Этот сигнал закрывает блок 10 элементов И и открывает блок 9 элементов И для того, чтобы очередная задача поступила для хранения в блок 6 регистров, После того, как задача запишется в блок 6 регистров, на его сигнальном выходе появляется единичный сигнал, который через элемент ИЛИ 12 поддерживает нулевой сигнал на входе блока 10 элементов И и единичный сигнал на входе блока 9 элементов И, Это обеспечивает возможность выдавать задачи на обслуживание в соответствии с очередностьюих поступления в устройство.После того, как очередная задачапоступит в блок 6 регистров, онаждет освобождения процессоров. Навыходе элемента ИЛИ 8 постоянныйединичный сигнал,Как только один из процессоров закончит обслуживать задачу, он выставляет единичный сигнал на соответствующем входе 16. Сигнал с входа 16открывает соответствующий элемент И4 и поступает на нулевой вход соответствующего триггера 1. Таким об"разом, импульс с входа 15, пройдячерез элемент И 4 и элемент ИЛИ 5,устанавливает триггер 1 в нулевоесостояние, На выходе элемента ИЛИ Формула и э о б р е и е н и я устройство для распределения за" даний процессорам, содержаЩее каналы, каждый из которых содержит триггер, первый элемент И, и все каналы, кро" ме первого, содержат блок элементов И, а также общие для всего устройства блок регистров, блок элементов ИЛИ, первый и второй блоки элементов. И, три элемента ИЛИ, элемент И, причем группа информационных входов устройства подключена к группам информационных входов первого и второго блоков элементов И, выходы первого блока элементов И подключены к группе информационных входов блока регистров, выходы второго блока элементов И подключены к первым входам блока элементов ИЛИ, выходы которого подключены к группам информационных входов блоков элементов И каналов, инверсный выход триггера -го канала (х=1, , и; и - число заданий) подключен к соответствующим инверсным входам первых элементов И кана- ЛОВ с 1+1)-го по и-йр к прЯмому входу первого элемента И 1-го каналаи к соответствующему входу первогоэлеменга ИЛИ, выход которого подклю 1509895чен к первому входу элемента И и кинверсному входу второго элементаИЛИ, выход второго элемента ИЛИ подключен к управляющим входам первогои второго блоков элементов И, синхронизирующий вход устройства подключен к второму входу элемента И,третий вход которого соединен с выходом третьего элемента ИЛИ, перваягруппа входов которого соединена сгруппой выходов блока регистров, выходы блоков элементов И каналов являются группами информационных выходов устройства, о т л и ч а ю щ е е -с я тем, что, с целью повышения быстродействия, в устройство введены вкаждый канал второй элемент И и элемент ИЛИ, причем группа информационных входов устройства подключена квторой группе входов третьего элемента ИЛИ, выход элемента И подключен кпервым входам элементов ИЛИ каналов,в каждом канале выход второго элемента И подключен к второму входуэлемента ИЛИ своего канала, выходэлемента ИЛИ канала подключен к тактовому входу триггера своего канала,синхронизирующий вход устройства подключен к первым входам вторых эле-. ментов И каналов, в каждом канале ответный вход устройства подключен квторому входу второго элемента И, 5 в каждом канале, начиная с второго,выход первого элемента И подключенк управляющему входу блоха элементовИ своего канала и является сигнальным выходом устройства, выход первого 10 элемента ИЛИ подключен к управляющему входу блока регистров, информационные выходы которого подключены квторым входам блока элементов ИЛИ,в каждом канале, начиная с второго, 15 выход первого элемента И подключен кединичному входу триггера, каждый ответный вход устройства соединен снулевым входом триггера соответствующего канала, в первом канале инверс ный выход триггера соединен с единичным входом триггера, с управляющимвходом блока элементов И и являетсяпервым сигнальным выходом устройства, тактовый вход которого соединен 25 с тактовым входом блока регистров,управляющий вход которого соединенс выходом первого элемента ИЛИ, пря"мой вход второго элемента ИЛИ соединен с сигнальным выходом блока реЗ 0 гистров.1509895 оставитель М.Кудряшевехред А.Кравчук Корректор С.Черн Редактор О,Головач КНТ СССРоизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Заказ 5813/4 ВНИИПИ Госуд Тираж б 68 ственного комитета по изобре 113035, Москва, Ж, РаушПодписное ниям и открытия ая наб д. 4/5

Смотреть

Заявка

4398280, 25.03.1988

ХАРЬКОВСКОЕ ВЫСШЕЕ ВОЕННОЕ КОМАНДНО-ИНЖЕНЕРНОЕ УЧИЛИЩЕ РАКЕТНЫХ ВОЙСК ИМ. МАРШАЛА СОВЕТСКОГО СОЮЗА КРЫЛОВА Н. И

ТИМОНЬКИН ГРИГОРИЙ НИКОЛАЕВИЧ, ХАРЧЕНКО ВЯЧЕСЛАВ СЕРГЕЕВИЧ, ТКАЧЕНКО СЕРГЕЙ НИКОЛАЕВИЧ, ДМИТРОВ ДМИТРИЙ ВЛАДИМИРОВИЧ

МПК / Метки

МПК: G06F 9/50

Метки: заданий, процессорам, распределения

Опубликовано: 23.09.1989

Код ссылки

<a href="https://patents.su/4-1509895-ustrojjstvo-dlya-raspredeleniya-zadanijj-processoram.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для распределения заданий процессорам</a>

Похожие патенты