Устройство для формирования информации о полноте тестирования программ

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕаЪБЛИН ае и 06 Р 1 28 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Киевское проектно-конструкторское бюро автоматизированных систем управления(56) Авторское свидетельство СССР У 879592, кл, Н 03 М 1 2/02, 1975.Авторское свидетельство СССР В 1136171, кл. С 06 Г 11/28, 1983,(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯИНФОРМАЦИИ О ПОЛНОТЕ ТЕСТИРОВАНИЯ(57) Изобретение относится к области вычислительной техники и предназначено для проверки полноты тестирования управляющих программ, функционирующих в режиме реального времени, Цель изобретения - повьппение быстродействия устройства путем совмещения во времени операций суммирования (сч та числа обращений) значения по теку щему адресу с записью сохраняемого значения по предыдущему адресу. Устройство содержит блок 3 памяти, сумматор 5, первый 7 и второй 8 элементы задержки, первый 1 и второй 4 бу ферные регистры, коммутатор 2 и одно вибратор 6. 2 ил.3 149935Изобретение относится к вычислительной технике и может использоваться для проверки полноты тестированияуправляющих программ, функционирующихв режиме реального времени,Целью изобретения является повышение быстродействия устройства .На фиг . 1 представлена структурная схема устройства, на фиг . 2 -временная диаграмма.Устройство содержит первый буферный регистр 1, коммутатор 2, блок 3памяти, второй буферный .регистр 4,сумматор 5, одновибратор 6, первый 7и второй 8 элементы задержки, инструментальную ЭВМ 9, процессор 10,блок 1 1 памяти ЭВМ, интерфейс 1 2 тестируемой ЭВМ.Устройство подключается к интерфейсу 12 тестируемой ЭВМ для получения текущих адресов и необходимыхсигналов управления типа "Чтение"при выполнении тестируемой программы в процессоре 10. Блок 3 памяти 25устройства по своему объему равенобъему блока 11 памяти и включает всебя схемы организации двухвходовыхдвунаправленньщ шин данных. Одновибратор обеспечивает формирование сигнала "Чтение" необходимой длительности (зависящей от типа микросхем, используемых при построении блока 3 памяти), Первый элемент 7 задержкиобеспечивает необходимую задержкусигнала "Чтение" для получения сигнала "Запись". Второй элемент 8 задержки выдает сигнал, разрешающий записьв буферные регистры новой информации после окончания записи данных в 40блок 3 памяти. В исходном состоянии второй регистр 4 обнулен, поэтому в цикл записи в блок 3 памяти записывается0". Коммутатор разрешает прохождение на блок 3 памяти адреса с интерфейса 12 тестируемой ЭВМ. Сброс сигнала "Чтение" переключает коммутатор 2, на блок 3 памяти поступает адрес с первого регистра 1 во время поступления сигнала "Запись". Сброс сигнала "Запись" переводит коммутатор 2 в первоначальное состояние,Цикл работы устройства состоит из трех тактов:чтениесодержимого ячейки блонпка 3 памяти по адресу, выставленному на интерфейс 121 3 4запись 8 содержимого второго бупферного регистра 4 в блок 3 памятипо адресу, хранящемуся в буферномрегистре 1, полученному устройствомв предыдущем цикле, и суммированиесодержимого считанной ячейки блока 3памяти с "1" на сумматоре 5",запись 8, результата суммирования во второй буферный регистр 4, текущего адреса в первый буферный регистр.Таким образом, устройство позволяет производить запись в блок 3 памяти независимо от наличия сигнала"Чтение" на интерфейс е 1 2 и ри п овышении его быстродействия благодарятому, что Г( СУстройство работает следующим образом.Первоначально в блоке 3 памяти обнуляются все ячейки с помощью инструментальной ЭВМ 9. Ячейки блока 3 памяти работают как счетчики числа обращений процессора 1 О к ячейке сэтим же адресом блока 1 памяти. Затем запускается тестируемая программа, при этом в цикле обращения к блоку 11 памяти на интерфейс 1 2 выставляется определенный адрес, которыйпоступает на входы первого регистраи через коммутатор на вход адресаблока 3 памяти. Сигнал Чтение" синтерфейса поступает в одновибратор6, который формирует импульс необходимой длительности для выполнения операции чтения на блок 6 памяти. Содержимое ячейки блока 3 памяти, считанное по поступившему адресу, поступает на первый вход сумматора 5, гдек нему прибавляется "1 ", постоянноподаваемая на второй вход сумматора 5.Во время выполнения операции суммирования с элемента 7 задержки навход блока 3 памяти поступает сигнал"Зались", коммутатор 2 разрешает прохождение предыдущего адреса с регистра 1 на адресный вход блока 3 памяти,который осуществляет запись содержимого регистра 4, хранящего результат предыдущей операции (в первоначальный момент времени "О"). По окончании записи в памяти коммутатор переключается в предыдущее состояние,а элемент 8 вырабатывает сигнал, разрешающий запись результата суммирования с сумматора 5 во второй регистр4 и текущего адреса в первый регистр 1,Формула изобретенияУстройство для формирования информации о полноте тестирования программ, содержащее сумматор, первый элемент задержки и блок памяти, причем информационный выход блока памяти является выходом устройства и соединен с информационным входом сумматора, выход первого элемента задержки соединен с входом записи блока памяти, о т л и ч а ю щ е - е с я тем, что, с целью повышения быстродействия, в устройство введен одновибратор, второй элемент задержки, коммутатор, первый и второй буферные регистры, причем вход чтения устройства через одновибратор соединен с входом чтения блока памяти, управляющим входом коммутатора и с входом первого элемента задержки, выход которого через второй элемент задержки соединен с входами записи первого и второго буферных регистров, адресный вход устройства соединен с информационньм входом первого буферного регистра и первым информационным входом коммутатора, выход первого буферного регистра соединен с вторым информационньм входом коммутатора, выход которого соединен с адресным входом блока памяти, выход сумматора соединен с информационным входом второго буферного регистра, выход которого соединен с информационным входом блока памяти. 5 149935Поступающий с интерфейса 12 адрес через коммутатор 2 поступает на адрес. ный вход блока 3 памяти, при поступлении сигнала "Чтение" одновибратором 6 формируется сигнал "Чтение" блока памяти, и в дальнейшем цикл работы устройства повторяется.С помощью предлагаемого устройства, подключаемого к тестируемой ЭВМ, обеспечивается получение необходимой информации без вмешательства в работу тестируемых программ. Тестируемые программы функционируют без изменений и вмешательств вспомогательных средств, Программное обеспечение инструментальной ЭВМ обеспечивает анализ полученной информации и ее обработку с целью реализации таких функций, как подсчет. числа выполнений каждого оператора, выявления невьжолнившихся операторов или ветвей и выдачу соответствующих сообщений оператору, что дает возможность оценить эффективность проведенных тесто вых испытаний программ .Программная независимость позволяет использовать устройство для широкого класса мини- и микро-ЭВМ, работающих в системах реального времени и различных языков программирования.Возможность, оценки качества тестирования программ реального времени позволит сократить расход труда и времени за счет. автоматизации и оптимизации этого процесса (сокращение объема тестов в 2-3 раза), Повышение качсства тестирования программ реаль 3 6ного времени (обнаружение до 707ошибок) позволит повысить уровеньнадежности всей системы в целом.1499353 Адрес Залцсь Ю Составитель И. СигаловРедактор В, Петраш Техред М.Ходанич . Корректор Т Кол аказ 4695/48 НИИПИ Госуда и ГКНТ СССР иям/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектна прес И Фюме бР Йаиние,бйСуююлгр-АРСуюююар-йлд Уалюь Р/ Югрйю Р/ Тираж венного комите 113035, Москва 668 Подпи по изобретениям и откр Ж, Раушская наб., д.