Устройство для сопряжения эвм с внешней памятью

3 151516Блок 5 шифрации содержит (фиг.4)элемент НЕ 45, сдвиговый регистр 46,элементы И 47, 48, элемент ИЛИ 49,Блок 7 синхронизации (фиг.5) содержит триггер 50, счетчик 51, элемент НЕ 52.Первый счетчик 8 (фиг.б) содержитсчетчик 53, элемент И-НЕ 54, одновибратор 55,Ю 10Блок 11 дешифрации содержит (фиг.7)триггеры 56, 57, элемент И-ИЛИ-НЕ 58,счетчик 59, триггеры 60, 61, элементы И-НЕ 62-64, сдвиговый регистр 65,Блок 5 шифрации предназначен для 15преобразования входных данных в код,поступающий для записи во внешнююпамять,Первый счетчик 8 считывает количество принятых битов информации, По 20окончании счета восьми бит (байта)вырабатывает сигналы, обеспечивающиезанесение информации из первого регистра данных в блок шифрации и обнуление счетчика в блоке. 251Блок .11 дешифрации предназначендля преобразования информации с внешней памяти в исходный код и выдачиее во второй регистр 13.данных,Второй регистр ЯЗ данных служт ядля приема данных в исходном ко.,блока 11 дешифрации и выдачи их черезкоммутатор на шину данныхВторой счетчик 12 считает поступающие с внешней памяти биты информации и после записи байта вырабатывает сигналы, управляющие выдачей данных из блока 11 дешифрации на второйрегистр 13 данных и состоянием триггеров, 40Коммутатор 16 обеспечивает коммутацию выдачи информации с внешней па -мяти и данных о состоянии внешнейпамяти на шину данных.Регистр 17 команд служит для приема 45командной информации с шины данных ивыдачи команд управления на внешнююпамять. Устройство работает следующим50 образом,Селектор 1 адреса (фиг, 1) выделя - ет соответствующие адресные комбинации на шине адреса, при этом на выходе еелектора образуется сигнал низ 55 кого уровня, Этот сигнал логически умножается на эл еме нт е ИЛИ 3 5 (Фиг, 2) на сигнал запроса готовности устройства, который также поступает низким б4уровнем на вход 27. Образовавшийся на выходе элемента 1 ЛИ 35 сигнал сдвигается на регистре 37 синхроимпульсами, поступающими на вход 28, Через четыре такта с первого выхода регистра 37 (внешний выход 18) в ЭВМ поступает сигна стробирования.В режиме передачи информации из ЭВМ во внешнюю память выполняется команда вывода, при этом сигнал навходе 29 (Фиг.31 имеет нулевое значение.Предназначенные для записи данныес шины данных поступают на первый регистр 4 данных (Фиг.1), а на регистр17 команд поступает информация дляуправления работой внешней памятью.В единичное состояние устанавливается триггер 15. Кодирование информации осуществляется блоком 5 шифрации,Временная диаграмма работы блока 5шифрации приведена на фиг.8,Первый счетчик 8 (фиг,б) определяет количество записанных битовПа окончании записи байта одновибратар 55 абнуляет счетчик 53, а по сигналу на входе ;лемента НЕ 45 (Фиг,4)информация из первого регистра 4 дан;имя заносится в регистр 46 блока 5шифрц:ти. С выхода блока 5 шифрациикод выдается на внешнюю память (выход 19) .Режим рабаты внешней памяти определяется сигналами управления с группы выходов регистра 17 команд (выходь. 20-26), которые имею соответсвенна следующие значения: резервирование, подсоединение, движение вперед,движение назад, ускорение движения,перемотка и запись,В режиме считывания информациииз внешней памяти ЭВМ реализуют команду ввода, прп этом на входе 29сигнал принимает единичное значение.На кину данных с второго регистра13 данных через коммутатор 16 выдает я декодираванная информация, атакже состояние триггеров 9 и 15,наличие паузы (сигналы с блока 11 дешифрации) и слово состояния внешнейпамяти (вхад 31 - готовность, вход32 - запись разрешена, вход 33 - кассета загружена, вход 34 - начало-конец ленты) .,екадирование информации осуществляется следующим образом.Элементы 56 - 58 образуют детек-. тор Фронтов, на котором в виде им1 бб 40 51515 пульсов отрицательной полярности выделяются положительные и отрицательные фронты поступающей с внешней памяти кодовой последовательности. Первым же из этих импульсов сбрасы 5 вается триггер 60, обнуляется счетчик 59 (через элементы 63, 64) и заносится значение сигнала на входе 30 в регистр 65. Положительным фронтом.этого же имгульса на выходе триггера 61 устанавливается нулевое значение, а сигналом на другом выходе счетчика 59 - единичное состояние, что разрешает прохождение через эле менты 63, 64 следующего импульса.Если на вход 30 поступит кодовая комбинация 00 или 11, то из трех импульсов, выделенных на детекторе (56, 57, 58), через элемент 63 не пройдет 20 средний импульс, так как на выходе триггера 6 1 будет нулевой сигнал . Временная диаграмма работы блока 11 дешифрации представлена на фиг,8. Второй счетчик 12 регистрирует число 25 считанных битов и после записи байта устанавливает триггер 9 в единичное состояние. Кроме того, считаннщй байт из регистра 65 переписывается во второй регистр 13 данных. 30Триггер 10 будет установлен в нулевое состояние; сигналом с его выхода через элемент 62 второй счетчик 12 обнуляется. Если импульсы с элемента 58 перестали поступать то на установочный вход счетчика 59 не придет очередной импульс. В этом случае триггер 60 устанавливается в нулевое состояние, которое поступает через коммутатор 1 Ь на шину данных. Формула из обр ет ения 1. Устройство для сопряжения ЭВМ с внешней памятью, содержащее блок 45 управления, генератор импульсов, два счетчика, два триггера, коммутатор, регистр команд, причем первая группа информационных входов коммутатора Образует группу входов устройства для 50 подключения к группе выходов состояния внешней памяти, группа информаци - онных выходов регистра команд образует группу выходов устройства для подключения к группе Входов режима работы внешней памяти, при этом первый выход первого счетчика соединен с информационным входрм первого триггера, о т л и ч а ю щ е е с я тем, что, с целью увеличения номенклатуры подключаемой внешней памяти,в устройствовведены селектор адреса, сдвиговыйрегистр, блок шифрации, блок дешифрации, два регистра данных, блок синхронизации, два триггера, причем информационный вход блока дешифрациии информационный выход блока шифрацииявляются входом и выходом устройствадля подключения к информационным выходу и входу внешней памяти соответственно, группа информационных входовселектора адреса и первый вход логического условия блока управления образуют группу входов и вход устройства для подключения к группе адресныхвыходов и к адресному выходу ЭВМ,группы информационных входов первогорегистра данных и регистра командобразуют группу входов устройства для подключения к группе информационных выходов ЭВМ, группа информационных выходов коммутатора образует ,группу выходов устройства для подключения к группе информационных входовЭВМ, второй вход логического условия блока управления, соединенный с разрешающим входом сднигового регистра,и третий вход логического условияблока управления являются входамиустоойства для подключения к первомуи второму стробирующим выходамЭВМ соответственно, синхровход и первьп выход сдвигового регистра являются входом и выходом устройства дляподключения к синхровходу.и к стробирующему входу ЭВМ соответственно,приэтом выход селектора адреса соединен с информационным входом сдвигового регистра, второй и третий выходы которого соединены соотвстственно с синхровходом и с четвертым входом логического условия блока управления, первый выход которого соединен с входом записи регистра команд и с входом записи первого регистра данных, группа информационных выходов которого соединена с группой информационных входов блока шифрации, первый разрешающий вход которого соединен с информационным выходом регистра команд, синхровыход генератора импульсов соединен с синхровходом блока синхронИ-. зации, первый синхровыход которого соединен с синхровходом второго триггера, .единичный выход которого соединен с разрешающим входом блока дешифрации, группа информационных выходов5 1 О 15 20 которого соединена с группой информационных входов второго регистра данных, группа информационных выходовкоторого соединена с второй группойинформационных входов коммутатора,первый информационный вход которогосоединен с нулевым выходом третьеготриггера, нулевой вход которого соединен с вторым выходом блока управления, третий выход которого соединен с управляющим входом коммутатора,второй информационный вход которогосоединен с нулевым выходом четвертоготриггера, единичный вход которогосоединен с четвертым выходом блокауправления, синхровход первого триггера соединен с вторым синхровыходомблока синхронизации, со счетным входом первого счетчика и с первым синхровходом блока шифрации, второй синхровход которого соединен с вторымвыходом первого счетчика, первыйразрешающий вход которого соединенс нулевым выходом первого триггера,единичный выход которого соединен ссинхровходом третьего триггера, тре.тий синхровыход блока синхронизациисоединен с вторыми разрешающими входами первого счетчика и блока шифра.ции, третий и четвертый информаные входы коммутатора соединены спервым и вторым информационными выходами блока дешифрации соответственно,третий и четвертый информационные выходы которого соединены с установочным и счетным входами второго счетчика соответственно, первый выход которого соединен с синхровходом второгорегистра данных, второй вьгход второгосчетчика соединен с информационнымвходом второго триггера и с сипхровходом четвертого триггера, информационный вход которого и информационный вход третьего триггера подключены к шинам нулевого и единичного потенциалов устройства соответственно. 2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок управления содержит триггер, три элемента ИЛИ, элемент И, два элемента НЕ, причем первый вход первого элемента ИЛИ соединен с первым входом второго эле - мента ИЛИ и является первым входом логического условия блока, первый вход третьего элемента ИЛИ и вход пер вого элемента НЕ являются вторым и третьим входами логического условия блока соответственно, второй вход 25 30 35 40 45 50 55 третьего элемента ИЛИ соединен с первым входом элемента И и является четвертым входом логического условияблока, синхровход триггера являетсятинхровходом блока, выход второго элемента НЕ является первым выходом блока, выход первого элемента ИЛИ соединен с входом второго элемента НЕ иявляется вторым выходом блока, выходы элемента И и второго элемента ИЛИявляются третьим и четвертым выходами блока соответственно, при этом вблоке управления выход первого эле-.мента НЕ соединен с информационнымвходом триггера, нулевой выход которого соединен с вторым входом элемента И и с третьим входом третьего элемента ИЛИ, выход которого соединенс вторыми входами первого и второгоэлементов ИЛИ. 3, Устройство по п.1, о т л и ч а - ю щ е е с я тем, что блок дешифрации содержит сдвиГовый регистр, счетчик, четыре триггера, три элемента И-НЕ, элемент И-ИЛИ-НЕ, причем информационный вхофсдвигового регистра соединен с иЯормационным входом первого триггера и является входом блока, синхровход первого триггера соединен с синхровходом второго триггера, со счетным входом счетчика и является синхровходом блока, нулевой. выход третьего триггера соединен с первыми входами первого, второго элементов И-НЕ и является первым информационным выходом блока, ециничный выход третьего триггера является вторым информационным выходом блока, выход первого элемента И-НЕ является третьим информационным выходом блока, выход второго элемента И-НЕ соединен с синхровходами сдвигового регистра и с установочным входом счетчика н является четвертым информационным входом блока, группа информационных выходов сдвигового регистра образует группу информационных выходов блока, второй вход первого элемента И-НЕ является разрушающим входом блока, при этом в блоке дешифрации второй вход второго элемента И-НЕ, соединен с выходом третьего элемента И-НЕ, первый вход которого соединен с нулевым выходом четвертого триггера, нулевой вход которого соединен с первымвыходом счетчика, второй выход которого соединен с синхровходом третьего триггера, нулевой вход которого соеди1515166 1 В тв пав фиг Кй 1 ис 1 нен с синхровходом четвертого, триггера, с вторым входом третьего элемента И-НЕ и с выходом элемента И -ИЛИ-НЕ, первый вход которого соединен 5с единичным выходом триггера, нулевойвыход которого соединен с вторым входом элемента И-ИЛИ-НЕ, третий входкоторопо соединен с нулевым выходомпервого триггера, единичный выход 10которого соединен с информационнымвходом второго триггера и с четвертымвходом элемента И - ИЛИ-НЕ, информационные входы третьего и четвертоготриггеров подключены к шине единичного потенциала устройства. 4. Устройство по и.1, о т л и ч а -ю щ е е с я тем, что блок шифрациисодержит сдвиговый регистр, два элемента И, элемент ИЛИ, элемент НЕ,причем группа информационных входовсдвигового регистра образует группуинформационных входов бдока, синхровход сдвигового регистра соединен спервым входом первого элемента И иявляется первым синхровходом блока,вход элемента НЕ является вторым синхровходом блока, первые входы элемента ИЛИ и второго элемента И являютсяпервым и вторым разрешающими входамиблока соответственно, выход элементаИЛИ является информационным выходомблока, при этом в блоке шифрации выход элемента НЕ соединен с управляющим входом и входом записи сдвигового регистра, выход которого соединенс вторыми входами первого, второгоэлементов И, выходы которых соединеныс вторым и третьим входами элементаИЛИ соответственно.1515166 из. 7 гл 5 юх.О б О гЮ Составитель С.ПестТехрел Л. Олийнык орректор Т,Мал ктор М.Циткина Заказ 6277/ Тираж Ь одписно и открытиям при ГКНТ СССР осударственного комитета113035, Москва,б, д Производственно-издательский комбинат "Патент", г. ужгород, ул. Гагарина, 101 йа. И х, ФВиИйкозау диЮ Вых 5 йай Ума.И изобретени Раушская