Многоканальный преобразователь перемещения в код

(56) Вульвет Дж. Датчики в цифровых системах, Пер, с англ. под ред. А.С.Яроменка. - М.: Энергия, 1981, с, 95-97, 50, рис. 4-4 - 4.7, 2.21,Авторское свидетельство СССР Р 1325700, кл, Н 03 М 1/30, 1985.Авторское свидетельство СССР К 991468, кл. Н 03 М 1/48, 1981. (54) МНОГОКАНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ В КОД(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством, С целью расширения диапазона рабаты в многоканальный преобразователь перемещения в код, содержащий синуснокосинусные датчики (СКД) 1, первый коммутатор 2, аналого-цифров образователь (АЦП) 4, блок 5 4 блок 6 управления, введены вт 12 ои препамятиорой ГОСУДАРСТВЕННЫЙ НОМИТЕТпО изОБРетениям и ОТКРытияПРИ ГКНТ СССР коммутатор 3 и формирователь 7 кодагрубого отсчета (ГО), который содержит аналоговый 8 и цифровой 9 компараторы, блок 10 постоянной памяти,блок 11 оперативной памяти, блоксравнения и реверсивцый счетчик 13.Блок 6 управления циклически вырабатывает коды адресов подключаемых каналов и последовательности управляющих импульсов. АЦП 4 формирует кодточного отсчета (ТО) выбранного канала. Из блока 5 памяти в реверсивныйсчетчик 13 заносится код ГО выбранного канала, В блоке 12 путемсравнения текущего кода ТО с предыдущим кодом ТО выбранного канала формируются импульсы коррекции, поступающие на счетный вход реверсивногосчетчика 13. При поступлении черезкоммутатор 3 маркерного сигнала, соответствующего нулевому положению вала СКД 1 выбранного канала, цифровойкомпаратор 9 сбрасывает реверсивныйсчетчик 13 в "0", В конце цикла кодТО запоминается в блоке 11, а кодГО - в блоке .5. В следующем циклепроизводится формирование кодов ТОи ГО следующего канала. 1 з.п. ф-лы,3 49599Изобретение относится к автоматиКе и вычислительной технике и можетбыть использовано для связи аналогоВых источников с цифрровым вычисли 5тельным устройством,Целью изобретения является расширение диапазона работы преобразователя путем формирования кода грубогоотсчета. 1 ОНа фиг, 1 приведена структурнаясхема многоканального преобразоватепя; на фиг. 2 " структурная схемааналого-цифрового преобразователя(АЦП); на фиг. 3 - временная диаграмиа работы многоканального преобразователя.Многоканальный преобразователь перемещения в код (фиг. 1) содержитсинусно-косинусные датчики (С 1(Д) 1,коммутаторы 2 и 3, АЦП 4, блок 5 памяти, блок 6 управления и формирователь 7 кода грубого отсчета (ГО),содержащий аналоговый 8 и цифровой 9,компараторы, блок О постоянной памяти, блок 11 оперативной памяти, блок12 сравнения и реверсивный счетчик 13.АЦП 4(фиг. 2) содержит делитель14 напряжений, блок 15 компараторов,шифратор 6 и фазоинвертор 17, ШиФра Отор 16 содержит сумматоры 18 - 20 помодулю два.Многоканальный преобразователь пе- .ремещения в код работает следующимобразом,35 При.отсутствии выходного сигнала циф рового компаратора 9 сброс в ноль Блок 6 управления циклически вырабатывает коды адресов подключаемых каналов (Фиг. Зд) и может быть выпол- нен, например, в виде последователь О но соединенных генератора импульсов, счетчика и дешифратора. Синусно-косинусные сигналы СКД 1 выбранного канала через коммутатор 2 (Фиг. Зе) поступают на входы АЦП 4, где преобра зуются в код угла точного отсчета (ТО) в пределах полюсного деления, Фазоинвертор 17 вместе с делителем 14 (Фиг. 2) образуют фазорасщепитель, из выходных сигналов которого в бло 50 ке 15 компараторов по сигналу блока 6 (фиг. За) вырабатывается однопеременный код. При использовании в блоке 15 компараторов типа КР 597 СА 2 с запоминанием сформированный код запоминается и в шифраторе 16, выполненном на сумматорах по модулю 2, и преобразуется в двоичный арифметический код (фиг. Зк). 4Кроме того, на выходах датчиковвырабатываются маркерные сигналы, соответствующие нулевому состоянию вала соответствующего СКД, Маркерный сигнал выбранного канала череэ коммутатор 3 поступает на информационный вход комнаратора 8, где по управляю" щему импульсу блока 6 запоминается (фиг. Зл) в виде "1" или "О" в зависимости от наличия или отсутствия маркерного сигналаС выходов АЦП 4 код точного отсчета поступает на информационные входы записи блока 1 оперативной памяти, а и 1 и п старших разрядов этого кода И , Ит поступают на первые группы входов блока 12 сравнения и цифрового компаратора 9 соответственно. В блоке 12 по выходному сигналу блока 6 .(рис. Эв) производится сравнение кода М , текущего отсчета с кодом Ы 1 предыдущего от". счета с выходов блока 11 оперативной памяти и вырабатываются. импульсы + коррекции кода ГО, которые поступают на счетные входы реверсивного счетчика 13 (фиг. Зо) .Одновременно в цифровом компараторе 9 производится сравнение кода И., с выходным кодом блока 10 (Фиг, Зи) постоянной памяти, в который при регулировке преобразователя для каждого СКД 1 заносятся коды положения маркерного сигнала в диапазоне кода ТО, При совпадении входныхкодов цифрового компаратора 9 и наличии единичного маркерного сигнала с выхода аналогового компаратора 8 (в нулевом периоде ТО) выходной сигнал цифрового компаратора 9 сбрасывает вноль реверсивный счетчик 13 (Фиг.Зм). реверсивного счетчика 13 не производится.Одновременно с подключением выходных сигналов СКДвыбранного канала на выходах блока 5 формируется код ГО предыдущего измерения в данном качале (фиг, Зз), который поступает на установочные входы реверсивного счетчика 13 и заносится в него пс сигналу блока 6 (Фиг. Зб,н) . Код предыдущего цикла измерения в данном канале корректируется выходными импульсами блока 2 в текущем цикле измерения, В результате в реверсивном счетчике 13 Формируется текущий код ГО (фиг.Зн), 1495994который ио адресу подключенного канала и выходному импульсу блока 6 (фиг. Зг) записывается в блок 5 памяти (фиг. Зз). По этому же импульсу. блока 6 (фиг. Зг) в блок 11 памяти записывается текущий код Мто (фиг.Зж) На этом преобразование в текущем цикле с выбранным СКД 1 заканчивается и блок 6 вырабатывает адрес подключения следующего СКД 1, и цикл преобразования со следующим СКД 1 повторяется. Формула изобретения 1, Многоканальный преобразователь перемещения в код, содержащий синус- но-косинусные датчики, синусный и косинусный выходы которых соединены с информационными входами первого коммутатора, выходы первого коммутатора соединены с информационными входами аналого-цифрового преобразователя, блок памяти, блок управления, группа выходов которого соединена с группой управляющих входов первого коммутатора и группой управляющих входов блока памяти, первый выход блока управления соединен с управляющим входом аналого-циФрового преобразователя, о т л и ч а ю щ и й с я тем, что, с целью расширения диапазона работы преобразователя, в него введены второй коммутатор и формирователь кода грубого отсчета, дополнительные выходы синусно-косинусных датчиков соединены с информационными входами второго коммутатора, управляющие входы которого подключены к группе выходов блока управления, а выход соединен с информационным входом формирователя кода грубого отсчета, выходы аналого-цифрового преобразователя и выходы блока памяти соединены соответственно с первой и второй группами информационных входов формирователя кода грубого отсчета, группа выходов и выходы с первого по четвертый блока управления соединены соответственно с группой 5 1 О 5 20 25 30 35 40 45 50 управляющих входов и с управляющими входами с первого по четвертый формирователя кодов грубого отсчета, выходы которого соединены с информационными входами блока памяти, а четвертый выход блока управления соединен с управляющим входом блока памяти.2, Преобразователь по и. 1, о тл и ч а ю щ и й с я тем, что формирователь кода грубого отсчета содержит аналоговый компаратор, цифровой компаратор, блОк постоянной памяти, блок оперативной памяти, блок сравнения и реверсивный счетчик, информационный вход аналогового компаратора, информационные входы блока оперативной памяти и установочные входы реверсивного счетчика являются соответственно информационным входом, первой и второй группой информационных входов формирователя кода грубого отсчета, группа управляющих входов блока оперативной памяти, управляющие входы аналогового компаратора, реверсивного счетчика, блока сравнения и блока оперативной памяти являются соответственно группой управляющих входов и управляющими входами с первого по четвертый формирователя кода грубого отсчета, первая и вторая группы информационных входов блока оперативной памяти соединены с первыми группами входов соответственно блока сравнения и цифрового компаратора, выходы блока оперативной памяти соединены с второй группой информационных входов блока сравнения, выходы которого соединены со счетными входами реверсивного счетчика, группа управляющих входов блока оперативной памяти через блок постоянной памяти соединена с второй группой информационных входов цифрового компаратора, управляющий вход которого подключен к выходу аналогового компаратора, а выход соединен с входом сброса реверсивного счетчика, выходы которого являются выходами формирователя кода грубого отсчета.бруча рек 4 одпис КНТ СССР роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10 ЗвкаНИИПИ 428 б/56 Тираж 8Государственного комитета113035, Москва, Ж о изобретениям и открытиям 35, Раушская наб., д. 4/5