Цифровой синтезатор частот

.7 ой овь ойчик р-в ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ(57) Изобретение относится к ратехнике и м.б. использовано в пемопередающей и радиоиэмерительаппаратуре. Цель изобретения -шение быстродействия и помехоусчивости, В устр-во для достиженцели введены делитель частоты ссированным коэф, деления 8, сче9, два Р-триггера 10 и 11, тримента ИЛИ-НЕ 12, 13 и 14. В уст 1469554 А 1 управляющие сигналы приходят в трехсостояниях: когда есть перерегулирование в ту или иную сторону и в зонесинхрониэма, Одновременно с работойавтопоиска напряжение с выхода фазового детектора 3 быстро изменяетсяв направлении уменьшения возникшегорассогласования. Высокая точностьпредварительной настройки способствует тому, что в фазовом детекторе 3типа "Выборка - запоминание" импульсы с делителя 2 частоты с переменным ксэф.деления приходят на одну иту же пилу из и пилообразных напряжений, формируемых опорными импульсами. Это приводит к увеличению в ираз крутизны преобразования фазовогодетектора 3, что улучшает эффективность отработки внешних возмущений,т.е, повышает помехоустойчивостьсистемы в режиме синхронизма. 1 ил.Изобретение относится к радиотехнике и может быть использовано в приемопередающей и радиоизмерительнойаппаратуре,Целью изобретения является повышение быстродействия и помехоустойчив ос ти.На чертеже представлена структурная электрическая схема цифровогосинтезатора частот,Цифровой синтезатор частот содержит управляемый генератор 1, делитель 2 частоты с переменным коэффициентом деления (ДПКД), фазовый детектор (ФД) 3, первый фильтр 4 нижних частот, опорный генератор 5, первый делитель 6 частоты с фиксированным коэффициентом деления (ДФКД),реверсивный счетчик 7, второй ДФКД 8, 2 Осчетчик 9, первый П-триггер 10, второй П-триггер 11, первый элементИЛИ-НЕ 12, второй элемент ИЛИ-НЕ 13,третий элемент ИЛИ-НЕ 14, цифроаналоговый преобразователь (ЦАП) 15 и 25второй фильтр 16 нижних частот,Цифровой синтезатор частот работает следующим образом.В режиме синхронизма на второйвход ФД 3 поступают импульсы часто" 30ты с выхода ДПКД 2, на первый входФД 3 через второй и третий элементыИЛИ-НЕ 13, 14 поступают импульсы свыхода второго ДФКД 8, полученныев результате деления опорной частоты с выхода опорного генератора 5до частоты Й =пГ т,е, частота импульсов на первом входе ФД 3 в и разбольше, чем частота импульсов с выхода ДПКД 2. В результате сравнения 40двух потоков импульсов на выходе ФД3 формируется управляющее напряжение,котороечерез первый фильтр 4 поступает на первый управляющий вход управляемого генератора 1. При этом врежиме синхроиизма на второй управляющий вход управляемого генератора1 с выхода ЦАП 15 через второй фильтр16 поступает постоянное напряжениетакой величины, чтобы эквивалентноеуправляющее напряжение, равное. суммеуправляющих напряжений с первого ивторого входов управляемого генератора 1, соответствовало заданной вы"ходной частоте;55Напряжение"подставка с выходаЦАП 15 формируется следующим образом.После прихода с выхода ДПКД 2 навход разрешения установки (7) счетчика 9 короткого импульса счетчик 9 начинает счет импульсов, поступающих на его тактовый вход с выхода второго ДФКД, до заранее установленного числа и Г /Г, . Когда число входных импульсов равно предварительно установленному числу, на выходе перено-. са (Р) счетчика 9 появляется отрица" тельный импульс, который поступает на П-вход второго П-триггера 11, на тактовый вход которого в режиме синхронизма одновременно поступает короткий импульс с ДПКД 2, который разрешает прохождение информации с П-входа второго П-триггера 11 на его инверсный выход, т,е. второй П-триггер 11 работает здесь как оперативное запоминающее устройство. С инверсного выхода второго П-триггера 11 уровень Лог. 1 поступает на вход разрешения счета (Р, ) реверсивного счетчика 7, запрещая счет импульсов. К моменту прихода следующего тактового импульса на выходе переноса счетчика 9 опять возникает отрицательный импульс, который поступает на П-вход второго П-триггера 11 и запрещает счет импульсов в реверсивном счетчике 7.Одновременно импульс с выхода ДПКД " поступает на вход разрешенияустановки с етчика 9 и разрешает новый период его счета, в котором повторяется все описанное выше, В результате на всех разрядах реверсивного счетчика 7 сохраняется то состояние счета, которое было в моментвхождения в синхронизм, а на выходе ЦАП 15 - соответствующее напряжение.В переходном режиме нарушается равенство Й =и 1. Если число импульсов с выхода второгоДФКД 8 в интер"вале между двумя импульсами с ДПКД 2меньше установленного в счетчике 9 значения, то на выходе переноса счетчика 9 импульс не успевает появиться, так как счетчик 9 еще раньше сбросится в исходное состояние импульсом с ДПКД 2. При этом на выходепереноса счетчика 9 сохраняется уровень Лог. 1, который переносится на инверсный выход второго П-триггера 11 и вход разрешения счета реверсивного счетчика 7 в виде уровня Лог. О, разрешающего счет реверсивного счетчика 7 в нужном направлении.Если число импульсов с выхода второго ДФКД 8 в интервале между им 1469554пульсами с ДПКД 2 больше установквшегося значения в счетчике 9, то навыход переноса счетчика 9 импульспройдет раньше, чем появится импульсна тактовом входе второго П-триггера 11. Поэтому к приходу тактовогоимпульса уровень Лог, 1 с выхода перекоса счетчика 9 переносится на инверсный выход второго П-триггера 11в виде Лог, О, разрешающего счетреверсивного счетчика 7, Направлениесчета реверсивного счетчика 7 задается уровнем сигнала с выхода старшего разряда счетчика 9 через первыйП-триггер 10 на вход реверса реверсивного счетчика 7 в момент приходаимпульса на тактовый вход первогоП-триггера 1 О, Если число импульсовс выхода второго ДФКД 8 в интервалемежду двумя импульсами с ДПКД 2 мень"ше установленного в счетчике числа,на выходе старшего разряда счетчика9 формируется уровень Лог. О, а еслибольше - то уровень Лог. 1. 25 На тактовый вход реверсивного счетчика 7 импульсы поступают с выхода первого ДФКД 6. Его коэффициент деления выбирается исходя иэ получе ния максимального быстродействия автопоиска, исходя из динамики системы,Одновременно с работой автопоиска в переходном .режиме управляющие сигналы с выходов первого и второго П- триггеров 10, 11 поступают на входы первого 12 и второго 13 элементов ИПИ-НЕ, переключая их таким образом, 91чтона первом входе первого элемента ИЛИ-НЕ 12 устанавливается уровень Лог. О, который разрешает прохождение сигналов по его второму входу, а на первом входе второго элемента ИЛИ" НЕ 13 устанавливается уровень Лог.1, запрещающий прохождение опорных сиг налов на первый вход ФД 3. В результате на выходе второго элемента ИЛ 1 МНЕ 13 устанавливается уровень Лог. О, который разрешает прохождение сигналов управления ФД 3 с выхода первого элемента ИЛИ-НЕ 12 через третий элемент ИЛИ-НЕ 14. При этом с инверсного выхода первого П-триггера 10 через первый и третий элементы ИЛИ-НЕ 12, 14 на первый вход ФД 3 в зависимости от направления изменения рассогласования поступает уровень Лог. 1 или Лог. О, в результате чего управляющее напряжение с выхода ФД 3 быстро изменяется в направлении уменьшениявозникшего рассогласования.Как только число импульсов с выхода второго ДФКД 8 н интервале между двумя импульсами с ДПКД 2 становится равным установленному в счетчике 9 числу, на его выходе переносаФормируется отрицательный импульс,который поступает на П-вход второгоП-триггера 11 и с приходом тактовогоимпульса на его С-вход проходит наего инверсный выход, запрещая изменение состояния реверсивного счетчика 7 под действием тактовых импульсов на его тактовом входе.Одновременно Лог. 1 с инверсноговыхода второго П-триггера 11 чоступает на первый вход первого элемента ИЛИ-НЕ 12 и запрещает прохождениесигнала с инверсного выхода первогоП-триггера 10 на первый вход ФД 3.Лог. 0 с прямого выхода второго Птриггера 11 разрешает прохождениечерез второй элемент ИЛИ-НЕ 13 опорных импульсов с выхода второго ДФКД8 на первый вход ФД 3 и происходитзахват в кольце Фазовой автоподстройки. Высокая точность предварительнойнастройки способствует тому, что вФД 3 типа "Выборка - запоминание"импульсы с ДНКД 2 приходят на однуи ту же "пилу" из и пилообразныхнапряжений, Формируемых опорными импульсами. Зто приводит к увеличениюв п раз крутизны преобразования ФД 3,что улучшает эффективность отработкивнешних возмущений, т.е, повышает помехоустойчивость системы в режимесинхронизма,Формула изобретенияЦифровой синтезатор частот, содержащий последовательно соединенные фазовый детектор, первый фильтр нижних частот, управляемый генератор и делитель частоты с переменным коэффициентом деления, последовательно соединенные реверсивный счетчик, цифроаналоговый преобразователь и второй фильтр нижних частот, выход которого подключен к второму входу управляемого генератора, последовательно соединенные опорный генератор и первый делитель частоты с фиксированным коэффициентом деления, о т - л и ч а ю щ и й с я тем,.что, с целью повышения быстродействия и поме1469554 Составитель Ю.КовалевРедактор А.Маковская Техред Л.Сьрдюкова,Корректор С.Шекмар Заказ 1365/57 Тираж 879 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент" г.ужгород, ул. Гагарина, 101 хоустойчивости, между выходом опорного генератора и входом управленияреверсом реверсивного счетчика введены последовательно соединенныевторой делитель частоты с фиксированным коэффициентом деления, счетчик и первый Р-триггер, а также введены второй Э-триггер, первый эле-.мент ИПИ - НЕ и последовательно сое" 10диненные второй элемент ИЛИ-НЕ итретий элемент ИЛИ-НЕ, второй входи выход которого подключены соответственно к выходу первого элементаИЛИ-НЕ и к первому входу фазовогодетектора, второй вход которого соединен с С-входом первого П-триггера,С-входом второго П-триггера, с входом разрешения счета счетчика и подключен к выходу делителя частоты с переменным коэффициентом деления,при этом Э-вход и прямой выход второго 0-триггера соединены соответственно с выходом переноса счетчика ипервым входом второго элемента ИЛИНЕ, первый вход первого элементаИЛИ-НЕ соединен с входом разрешениясчета реверсивного счетчика и подключен к инверсному выходу второгоВ-триггера, второй вход первого элемента ИЛИ-НЕ соединен с инверснымвыходом первого Р-триггера, второйвход второго элемента ИЛИ-НЕ подключен к выходу второго делителя часто-.ты с фиксированным коэффициентом деления, а выход первого делителя частоты с фиксированным коэффициентомделения соединен с тактовым входомреверсивного счетчика.